本發明提供一種偵測數位元視訊介面離線模式之方法及相關數位元視訊介面接收器。該數位元視訊介面接收器包括複數個接收通道、時脈訊號接收通道及離線模式偵測器，其中該離線模式偵測器進一步包括模式偵測單元、時脈訊號偵測單元及斷電控制單元。該時脈訊號偵測單元用來偵測時脈訊號是否有效，從而決定是否需要在一第一預設時間區間內開啟至少一接收通道。該斷電控制單元控制該模式偵測單元以判斷視訊訊號之操作模式；若為非有效模式，該斷電控制單元在一第二預設時間區間內關閉所有解碼器及通道，且該第二預設時間區間比第一預設時間區間要長得多。

本發明提供一種具晶粒三維堆疊結構之影像感測模組，係利用至少一影像感測晶粒之導通孔與其下方一絕緣層之介層洞內填導電性材料，以使該影像感測晶粒與內埋於該絕緣層內的一影像處理晶粒建立垂直的電性導通，並形成錫球凸塊於該影像感測模組背面，以使該影像感測模組可直接組裝於一電路板上。本發明之影像感測模組具晶圓級構裝架構及晶粒三維堆疊特徵，可縮短電性連接距離，降低該模組整體組裝面積與高度。

本發明提供一種應用於記憶體之多穩態感測放大器，耦接至至少一記憶單元以及複數參考單元，其中該記憶單元之阻值為可變。該多穩態感測放大器包括：第一電流鏡電路，耦接至該記憶單元之輸出端，用以產生大小為通過該記憶單元之第一記憶單元電流之兩倍的第二記憶單元電流；第二電流鏡電路，耦接至該等參考單元之輸出端，用以分別產生大小等於通過該等參考單元之複數第一參考電流的複數第二參考電流；以及負載電路，耦接至該第一電流鏡電路與該第二電流鏡電路，用以分別提供該第二記憶單元電流與該等第二參考電流之相等負載，而分別產生與該第二記憶單元電流以及該等第二參考電流之大小成比例之記憶單元電位以及複數參考電位。

一種積體電路包括一測試介面、一內嵌的電路內部模擬器(in-circuit emulator)、一待除錯的電路以及一記憶體。內嵌的電路內部模擬器係用於透過測試介面進行軟體除錯,待除錯的電路包括一掃瞄鏈(scan chain)將每一延遲正反器(delayed flip-flop)的狀態丟出,記憶體儲存掃瞄鏈丟出的狀態並將其透過測試介面傳輸到一電腦。

本發明提供一種應用於記憶體之多穩態感測放大器，耦接至至少一記憶單元以及複數參考單元，其中該記憶單元之阻值為可變。該多穩態感測放大器包括：源極隨耦器，耦接於該記憶單元之輸出端與一第一輸出節點之間，用以限定該記憶單元之輸出端之電壓，進而使該記憶單元產生一記憶單元電流；源極隨耦電路，耦接於該等複數參考單元之輸出端與複數第二輸出節點之間，用以限定該等參考單元之輸出端之電壓，進而使該等參考單元產生複數個參考電流；以及電流鏡電路，耦接至該第一輸出節點與該等第二輸出節點，用以依據該記憶單元電流與該等參考電流，分別於該第一輸出節點與該等第二輸出節點產生一記憶單元電位與複數之參考電位。

本發明提供一種偵測數位元視訊介面離線模式之方法及相關數位元視訊介面接收器。該數位元視訊介面接收器包括複數個接收通道、時脈訊號接收通道及離線模式偵測器，其中該離線模式偵測器進一步包括模式偵測單元、時脈訊號偵測單元及斷電控制單元。該時脈訊號偵測單元用來偵測時脈訊號是否有效，從而決定是否需要在一第一預設時間區間內開啟至少一接收通道。該斷電控制單元控制該模式偵測單元以判斷視訊訊號之操作模式；若為非有效模式，該斷電控制單元在一第二預設時間區間內關閉所有解碼器及通道，且該第二預設時間區間比第一預設時間區間要長得多。A method for detecting the DVI off-line mode and associated DVI receiver are provided. The DVI receiver comprises a plurality of receiving channels, a clock channel, and an off-line mode detector. Each receiving channel receives a video signal and the clock channel receives a clock signal. Each receiving channel comprises a channel decoder for decoding the signals received by the corresponding receiving channel. The off-line mode detector couples with the clock channel and the decoders. The off-line mode detector detects an activity of the clock signal to determine whether to turn on at least one receiving channel for a first predetermined period. The off-line mode detector comprises a mode detector, a clock detector, and a power down controller. The power down controller is coupled to the mode detector and the clock detector. The power down controller enables the mode detector to determine the operation mode of the video signal, and then the power down controller turns off all decoders and channels for a second predetermined period when the operation mode is determined as invalid. Preferably, the second predetermined period is much longer than the first predetermined period.

本發明之目的在提出一種液晶驅動裝置，其可隨所使用的面板自行調整其驅動力。本發明之可自我調整驅動力之液晶驅動裝置，包括：一可調電阻，耦接至一液晶顯示面板之資料線，其接收一輸入電壓後，輸出一輸出電流至該液晶顯示面板之資料線；一比較單元，耦接至該液晶顯示面板之一資料線，接收該資料線上之一顯示單元之電壓，並與一預定電壓進行比較，以產生一比較結果；以及一調整單元，依據該比較結果調整該可調電阻，以改變該輸出電流之大小。

本發明提供一種三維堆疊晶粒封裝結構及其製造方法，係利用矽片貫通孔(TSVs)技術在該三維堆疊晶粒封裝結構中形成至少一垂直貫穿孔，以建立該三維堆疊晶粒封裝結構垂直方向的電性連接，並且利用墊片上盲孔及該等貫穿孔之間重佈線(RDL)的設計，將該三維堆疊晶粒封裝結構的電性從一第一表面導引至相對的一第二表面。此外，本發明利用導電凸塊包覆該等晶粒之間彼此接合的墊片，防此該等墊片斷裂，進而提高該三維堆疊晶粒封裝結構的可靠度。

一種晶片佈局結構與方法。晶片佈局結構包括第1導電通孔、第2導電通孔、晶片，以及八個接點。第1導電通孔與第2導電通孔貫穿於晶片。第1導電通孔包括第1接點與第2接點，而第2導電通孔包括第3接點與第4接點。第5接點與第3接點導通。第6接點與第2接點導通。第7接點與第1接點導通。第8接點與第4接點導通。在晶片的垂直方向上，第1接點與第2接點部分或全部重疊，第3接點與第4接點部分或全部重疊，第6接點與第5接點部分或全部重疊，第8接點與第7接點部分或全部重疊。

一種使用晶片堆疊結構的晶片的修補方法。首先，提供一第一晶片，包括一具有一第一功能的第一電路區塊、一具有一第二功能的第二電路區塊以及一電性連接至第一電路區塊與第二電路區塊的訊號路徑。提供一第二晶片，包括一具有第一功能的第三電路區塊。驗證第一與第二晶片的功能，以獲得一第一與一第二驗證結果。若第一驗證結果顯示第一晶片之第一電路區塊為不良，則使第一電路區塊失能。若第一驗證結果顯示第一晶片之第二電路區塊為良好，且第二驗證結果顯示第二晶片之第三電路區塊為良好，則使第三電路區塊電性連接至訊號路徑以替代第一電路區塊提供第一功能。

一種包括第一電極、第二電極、第三電極、第一介電層以及第二介電層的電容器元件。第一電極與電容器元件的第一電極接點電性耦合。第二電極位於第一電極的下方且與電容器元件的第二電極接點電性耦合。第二電極與第一電極電性絕緣。第三電極位於第一電容器以及第二電極的下方，第三電極與第二電極電性絕緣並與第一電極電性耦合。第一介電層位於第一電極與第二電極之間，而且第一介電層具有第一介電常數。第二介電層位於第二電極與第三電極之間，而且第二介電層具有第二介電常數。在一實施例中，第二介電常數比第一介電常數至少大五倍。

一種微機電元件與電路晶片之整合裝置包含一電路晶片、一微機電感測元件、一密封環及一蓋體。該電路晶片包含一基材及複數個金屬接合區，該基材具有一設有電路區域之主動面，又該複數個金屬接合區係設於該主動面上並電性連接至該電路區域。該微機電感測元件包含複數個底座及至少一感測單元，該複數個底座與至少一該金屬接合區相連接，該至少一感測單元與該複數個底座彈性相連。該密封環圍繞於該複數個底座之外圍，並與至少一該金屬接合區相連接。該蓋體和該電路晶片之主動面相對，並與該密封環相連接而形成一氣密空間，以密閉該感測單元及該電路區域。

一種電容傳感器、其製造方法以及具此種電容傳感器的多功能元件。其中的電容傳感器包括一基材、第一電極與第二電極與至少一支撐樑結構。上述基材具有一開口，而第二電極是相對基材配置，其中第二電極具有相對上述開口的一中央部位及其周圍的一周邊部位，且中央部位與周邊部位是不連續結構。至於第一電極是懸置於基材的開口與第二電極之間，且第一電極與上述第二電極之間具有一間隙。支撐樑結構則連結基材並支撐第二電極的中央部位及第一電極。

一種半導體元件堆疊結構，包括多個半導體元件及至少一加固結構。半導體元件相互堆疊，其中至少一半導體元件具有至少一穿矽孔。各至少一加固結構圍繞相應的至少一穿矽孔，並且電性隔絕於半導體元件。至少一加固結構包括多個加固件及至少一連結件。加固件位於半導體元件之間，其中加固件在一平面上的垂直投影圍出一封閉區域，且至少一穿矽孔在平面上的投影位於封閉區域內。連結件位於加固件在平面上的垂直投影的重疊區域內，用以連接加固件，而構成至少一加固結構。

一種凸塊結構及其製造方法以及電子封裝接點結構及其製造方法。其中，凸塊結構包括基板、電極及凸出電極。電極設置於基板上。凸出電極設置於電極上。

一種具有元件充電模式靜電放電防護之積體電路，包含一輸入/輸出電路、至少一元件充電模式靜電放電防護裝置以及一相對應於該元件充電模式靜電放電防護裝置之內部電路。其中更包含一穿矽孔經配置以耦接於該輸入/輸出電路及該元件充電模式靜電放電防護裝置之間，該相對應於該元件充電模式靜電放電防護裝置之內部電路耦接於該元件充電模式靜電放電防護裝置。

一種電感結構，包括多個螺線管以及至少一連接線。所述多個螺線管係以一螺線管為核心，而其餘螺線管依序旋繞於前一螺線管之外，且所述多個螺線管的軸心大致同向。各連接線連接相鄰兩螺線管的一端，以串聯所述多個螺線管。

一種晶片堆疊結構，係以晶圓作為堆疊基底，並在晶圓上進行晶片堆疊。透過此接合架構可達成高密度的電極接合，還可解決目前三維晶片構裝需要中介基板作為轉接界面的技術瓶頸。由於此晶片堆疊結構的製程簡單，且相容於晶圓級製程，因此可以縮短製程時間，降低製程成本。所述晶片堆疊結構的製作方法亦被提出。

揭露一種用於容器的射頻識別密封裝置，其提供生產摘要、庫存管控、銷售管控等之資訊，而該資訊可應用於上游製造廠商和下游銷售商的電腦化食品管理系統。由於金屬蓋扮演著射頻識別密封裝置中的一部分，一旦瓶蓋在出售前已經轉動或打開則射頻識別應故障，使得目前射頻識別密封裝置對瓶裝液體或食品發揮安全識別的功能。

本發明揭露一種半導體基板，包括有具有相對之一第一表面與一第二表面之一基板、形成於該基板之一第一表面之一預定位置之一第一導電接墊、以及對應第一導電接墊之位置而形成於該基板之一第二表面之一預定位置之一第二導電接墊以及形成於基板中而與第一導電接墊以及第二導電接墊其中之一接觸之一導電柱。

一種雙相介金屬接點結構及其製作方法。所述雙相介金屬接點結構介於晶片與載板之間，包括第一介金屬相、第二介金屬相、第一焊接金屬層以及第二焊接金屬層。第二介金屬相包覆第一介金屬相，且第一介金屬相與第二介金屬相含有不同的高熔點金屬。第一焊接金屬層與第二焊接金屬層分別配置於第二介金屬相的相對兩側，其中第一介金屬相是用以填補第二介金屬相形成時產生的微孔洞缺陷。

一種焊料及由此焊料形成的接點結構。焊料包括鋅基金屬層、銅金屬膜與貴金屬膜。銅金屬膜完全覆蓋鋅基金屬層的表面，而貴金屬膜完全包覆銅金屬膜。接點結構包括鋅基金屬層以及介金屬層。介金屬層由鋅與貴金屬所組成，且介金屬層完全覆蓋鋅基金屬層的表面。

本發明係關於一種堆疊式功率元件模組，利用垂直導通層完成元件之間的連結，大幅縮短電流傳輸路徑，可避免因利用導通孔或打線方式連結而造成之電流集中或接點被破壞。

一種半導體裝置的矽穿孔雙向修補電路。矽穿孔雙向修補電路包括：第一及第二雙向開關以及至少兩個傳輸路徑模組。第一及第二雙向開關依據切換信號或反相切換信號以決定導引第一晶片或第二晶片的輸入信號到各個傳輸路徑模組的兩端之其一。每個傳輸路徑模組包括至少兩個資料路徑電路及對應的矽穿孔。各個資料路徑電路包括：輸入驅動電路、短路偵測電路以及漏電流消除電路。短路偵測電路偵測直通矽晶穿孔是否與矽基板發生短路，並產生短路偵測輸出信號。漏電流消除電路依據短路偵測輸出信號以避免由第一準位電壓所產生的漏電流流入矽基板。

一種檢測晶片，其包括基板、活性試劑、親水性液滴及親油性物質。基板包括設置有第一容置槽，其中第一容置槽包括彼此相鄰的第一空間及第二空間。活性試劑配置於第一容置槽的第一空間中。親水性液滴配置於第一容置槽的第二空間中。親油性物質配置於第一容置槽中，其中親油性物質與活性試劑及親水性液滴不互溶，且將活性試劑與親水性液滴隔開。

一種半導體結構及其製造方法。半導體結構的製造方法包括以下步驟。形成一N型漂移層(N drift layer)。形成一N型緩衝層(N buffer layer)於N型漂移層上，N型緩衝層包括一N型摻雜物。形成一P型重摻雜層(P+ implantation layer)於N型緩衝層上，P型重摻雜層包括一P型摻雜物。以一雷射光源照射N型緩衝層及P型重摻雜層以活化N型摻雜物及P型摻雜物。其中，雷射光源包括一紅外光(IR)及一綠光雷射(green laser)，紅外光以大於300毫米/秒(mm/s)至600毫米/秒之掃描速度(scan speed)照射N型緩衝層及P型重摻雜層，紅外光包括複數個紅外光脈衝，紅外光脈衝之脈衝時間(pulse time)為大於30奈秒(ns)至200奈秒。

一種具傳輸孔之電路板及其製造方法。具傳輸孔之電路板包括一基板、一接地導體、一浮動導體及一訊號導體。基板包括依序疊置之一第二板層、一第二接地層、一芯層、一第一接地層、及一第一板層。接地導體貫穿芯層且與第一接地層及第二接地層電性連接。浮動導體貫穿芯層且與第一接地層、第二接地層及接地導體電性絕緣。訊號導體貫穿基板，並位於接地導體及浮動導體之間，且與第一接地層、第二接地層、接地導體及浮動導體電性絕緣。

本揭露提出一種薄化積體電路裝置及其製作流程。依據所揭露的製作流程，於基板形成矽穿孔，矽穿孔的第一端曝露於基板的第一表面。並於基板的第一表面配置凸塊，使凸塊與矽穿孔電性連接。並於凸塊上配置積體電路晶片，積體電路晶片具有第一側與第二側，積體電路晶片的第一側連接於凸塊。並將熱介質層配置於積體電路晶片的第二側。藉由熱介質層將導熱蓋的下表面附著於積體電路晶片。並且，以導熱蓋作為載體，藉由固定導熱蓋來固定積體電路晶片與基板，以研磨基板相對於第一表面的第二表面，使矽穿孔的第二端暴露於第二表面。

提供一種差分放大器，包括：第一放大器級，用於產生第一級差分輸出信號；偏置電路，耦接於所述第一放大器級，包括一偏置電流源和第一、第二控制電晶體，所述第一、第二控制電晶體通過所述偏置電流源耦接於接地端，所述偏置電路用於由所述偏置電流源提供具有所需的靜態電流電平的偏置電流，以及通過所述偏置電流偏置第一和第二控制電晶體以分別產生第一和第二電流；以及第二放大器級，耦接於偏置電路，包括用於輸出第二級差分輸出信號的第一和第二輸出放大器級，所述第一和第二輸出放大器級的每一個包括相互串聯的互補型推挽式電晶體，以及一耦接於所述推電晶體的鏡像電晶體。

本發明提供一種積體電路掃描單元的替換方法、可偏移掃描單元及積體電路。其中，該積體電路掃描單元的替換方法包括：獲取該積體電路的門級網路清單；在該門級網路清單上執行位置‑路線過程以獲取第一網路清單；在該第一網路清單上執行時鐘樹合成過程以獲取第二網路清單；執行靜態時序分析以分析在普通模式和掃描模式中該第二網路清單的第一掃描單元，其中，在該第一掃描單元中對稱地調整該普通模式的第一偏移和該掃描模式的第二偏移，在該第二掃描單元中不對稱地調整該普通模式的第一偏移和該掃描模式的第二偏移。本發明提供的積體電路掃描單元的替換方法可有效減少用於IC晶片的測試時間和成本。

本發明公開一種增強型氮化鎵電晶體器件，包括基板、基板上的外延結構、外延結構上的凹入式柵極、凹入式柵極上的柵極電極、源極電極與漏極電極。所述凹入式柵極是p型金屬氧化物。在所述柵極電極與所述凹入式柵極之間還有介電疊層。這個介電疊層包括第一介電層與第二介電層，其中第二介電層與凹入式柵極接觸，且第二介電層中的金屬元素的氧化電位需比p型金屬氧化物的金屬元素低。凹入式柵極具有納米結構圖案，所述納米結構圖案延伸至所述外延結構內。

一種整合式毫米波晶片封裝結構，可包括中介層結構、毫米波晶片與基板。該中介層結構包括一天線圖案與至少一電鍍通孔結構貫穿該中介層結構且連接至該天線圖案。該毫米波晶片透過電鍍通孔結構而電性連接之其上方或下方的該天線圖案。

本發明提供了一種相移控制方法，包括：獲得第一組時鐘信號；其中，所述第一組時鐘信號與第一組相位相對應，所述第一組相位中的任意兩個相位彼此不相同；根據第一組數位控制信號，將所述第一組時鐘信號選擇性地混入振盪器中，以控制所述振盪器的輸出信號的相位偏移；其中，所述相位偏移與所述第一組數位控制信號相對應；所述第一組數位控制信號攜帶第一組數位權重，以用於選擇性地混合所述第一組時鐘信號。相應地，本發明還提供了一種相移控制裝置。採用本發明，可以實現對振盪器的輸出信號進行相位偏移的控制。

一種功率模組及其製造方法，此功率模組包括承載基板、內連線層、第一晶片、第二晶片、陶瓷接合板、頂部內連線層以及導線架。內連線層位於承載基板上。第一晶片以及第二晶片位於內連線層上，其中第一晶片、第二晶片與內連線層電性連接。陶瓷接合板位於內連線層上且設置於第一晶片與第二晶片之間以使第一晶片與第二晶片隔離開來。頂部內連線層位於陶瓷接合板上且覆蓋第一晶片與第二晶片。頂部內連線層與第一晶片以及第二晶片電性連接。導線架位於頂部內連線層上且與頂部內連線層電性連接。

本發明公開了一種電流模式邏輯電路。該電流模式邏輯電路包括發送模組，該發送模組包括：輸出阻抗單元，用於提供可調的輸出電阻，其中，輸出電阻包括浮動電阻和/或上拉電阻；切換開關單元，耦接於輸出阻抗單元，用於根據可調的輸出電阻控制差分輸入信號和差分輸出信號之間的高低電平切換；電流源，耦接於輸出阻抗單元和切換開關單元，用於為輸出阻抗單元和切換開關單元提供電流。通過上述方式，本發明可以實現一種共模電壓可調、以及發送模組消耗的電流可調的電流模式邏輯電路。

提供一種差分放大器，包括：第一放大器級，用於產生第一級差分輸出信號；偏置電路，耦接於所述第一放大器級，包括一偏置電流源和第一、第二控制電晶體，所述第一、第二控制電晶體通過所述偏置電流源耦接於接地端，所述偏置電路用於由所述偏置電流源提供具有所需的靜態電流電平的偏置電流，以及通過所述偏置電流偏置第一和第二控制電晶體以分別產生第一和第二電流；以及第二放大器級，耦接於偏置電路，包括用於輸出第二級差分輸出信號的第一和第二輸出放大器級，所述第一和第二輸出放大器級的每一個包括相互串聯的互補型推挽式電晶體，以及一耦接於所述推電晶體的鏡像電晶體。

本發明實施例提供一種半導體基板結構。半導體基板結構包括一第一熱傳導部分，具有一第一熱傳導係數，上述第一熱傳導部分包括一基板的一第一區，上述基板具有一頂面和一底面；一第二熱傳導部分，相鄰上述第一熱傳導區，且具有不等於上述第一熱傳導係數的一第二熱傳導係數，上述第二熱傳導部分包括：上述基板的一第二區，其中上述第二區相鄰上述第一區；一半導體圖案層，覆蓋上述第一熱傳導部分的上述基板的上述頂面，且於一平面圖中，上述第一熱傳導部分的一邊界位於上述半導體圖案層的一邊界內。

一種電子裝置包含一時脈產生電路、一接收電路以及一訓練電路，其中該時脈產生電路用以產生一取樣時脈訊號、一相位領先取樣時脈訊號以及一相位落後取樣時脈訊號；該接收電路用以使用該取樣時脈訊號、該相位領先、該相位落後取樣時脈訊號來對一接收資料進行取樣，以產生一取樣結果；以及該訓練電路控制該時脈產生電路在複數不同的時間區間內分別產生具有不同相位的該取樣時脈訊號及相對應的該相位領先、該相位落後取樣時脈訊號，以使得該接收電路產生多個取樣結果，其中該訓練電路另根據該多個取樣結果來決定該取樣時脈訊號的一取樣相位。

一種全橋式柔性切換轉換器及其驅動方法,使用零電壓切換(zero-voltage switching)技術並且使循環電流(circular current)導通於兩n通道金氧半場效電晶體(n-channel MOSFET)所形成之迴路,以驅動諸如冷陰極燈管(cold cathode fluorescent lamp,CCFL)或訊號輸出裝置等負載,並且兼顧低切換損失與高效率的需求。

本發明提供一種觸控螢幕數位轉化系統，該系統包括一觸控螢幕單元以及一類比數位轉換器，觸控螢幕單元包括第一與第二電阻薄片，第一電阻薄片有相反的第一與第二端，第二電阻薄片有相反的第三與第四端，第一與第二電阻薄片透過第一、第二、第三與第四端輪流通電，類比數位轉換器有一輸入端、一第一參考端、一第二參考端與一輸出端，該輸入端在第一電阻薄片通電而第二電阻薄片未通電時耦接至該第三端，在第二電阻薄片通電而第一電阻薄片未通電時耦接至該第一端，該第一參考端動態地耦接至一第一參考電壓，該第二參考端動態地耦接至一第二參考電壓，該輸出端提供數位輸出資料。本發明可減少功耗，此外可抵抗液晶顯示器運作所產生的雜訊。

本發明提供一種電路，用以防護功率放大器免受到靜電放電(ESD)的破壞，該電路包括一鉗位電路，其係連接於一第一電源線與一連接線之間；以及一偵測電路，其係連接於該連接線與一第二電源線之間，用以偵測被耦合至該功率放大器之焊墊處是否發生ESD事件，並且響應某一ESD事件來啟動該鉗位電路，其中該鉗位電路會將因該ESD事件所造成的ESD電流導通至該第一電源線。

提供一種差分放大器，包括：第一放大器級，用於產生第一級差分輸出信號；偏置電路，耦接於所述第一放大器級，包括一偏置電流源和第一、第二控制電晶體，所述第一、第二控制電晶體通過所述偏置電流源耦接於接地端，所述偏置電路用於由所述偏置電流源提供具有所需的靜態電流電平的偏置電流，以及通過所述偏置電流偏置第一和第二控制電晶體以分別產生第一和第二電流；以及第二放大器級，耦接於偏置電路，包括用於輸出第二級差分輸出信號的第一和第二輸出放大器級，所述第一和第二輸出放大器級的每一個包括相互串聯的互補型推挽式電晶體，以及一耦接於所述推電晶體的鏡像電晶體。

提供一種差分放大器，包括：第一放大器級，用於產生第一級差分輸出信號；偏置電路，耦接於所述第一放大器級，包括一偏置電流源和第一、第二控制電晶體，所述第一、第二控制電晶體通過所述偏置電流源耦接於接地端，所述偏置電路用於由所述偏置電流源提供具有所需的靜態電流電平的偏置電流，以及通過所述偏置電流偏置第一和第二控制電晶體以分別產生第一和第二電流；以及第二放大器級，耦接於偏置電路，包括用於輸出第二級差分輸出信號的第一和第二輸出放大器級，所述第一和第二輸出放大器級的每一個包括相互串聯的互補型推挽式電晶體，以及一耦接於所述推電晶體的鏡像電晶體。

提供一種差分放大器，包括：第一放大器級，用於產生第一級差分輸出信號；偏置電路，耦接於所述第一放大器級，包括一偏置電流源和第一、第二控制電晶體，所述第一、第二控制電晶體通過所述偏置電流源耦接於接地端，所述偏置電路用於由所述偏置電流源提供具有所需的靜態電流電平的偏置電流，以及通過所述偏置電流偏置第一和第二控制電晶體以分別產生第一和第二電流；以及第二放大器級，耦接於偏置電路，包括用於輸出第二級差分輸出信號的第一和第二輸出放大器級，所述第一和第二輸出放大器級的每一個包括相互串聯的互補型推挽式電晶體，以及一耦接於所述推電晶體的鏡像電晶體。

根據本發明的一些實施例提供了一種無線電力傳輸設備。上述無線電力傳輸設備包括具有一頂端表面和一側表面的一支撐結構。上述支撐結構用以在上述頂端表面承載一行動裝置以及在上述側表面承載一穿戴式裝置。上述無線電力傳輸設備還包括包含於上述支撐結構內的多個傳送線圈。上述多個傳送線圈用以在上述頂端表面無線傳送電力至上述行動裝置，以及在上述側表面無線傳送電力至上述穿戴式裝置。

根據本發明的一些實施例提供了一種無線電力傳輸設備。上述無線電力傳輸設備包括具有一頂端表面和一側表面的一支撐結構。上述支撐結構用以在上述頂端表面承載一行動裝置以及在上述側表面承載一穿戴式裝置。上述無線電力傳輸設備還包括包含於上述支撐結構內的多個傳送線圈。上述多個傳送線圈用以在上述頂端表面無線傳送電力至上述行動裝置，以及在上述側表面無線傳送電力至上述穿戴式裝置。

根據本發明的一些實施例提供了一種無線電力傳輸設備。上述無線電力傳輸設備包括具有一頂端表面和一側表面的一支撐結構。上述支撐結構用以在上述頂端表面承載一行動裝置以及在上述側表面承載一穿戴式裝置。上述無線電力傳輸設備還包括包含於上述支撐結構內的多個傳送線圈。上述多個傳送線圈用以在上述頂端表面無線傳送電力至上述行動裝置，以及在上述側表面無線傳送電力至上述穿戴式裝置。

提供一種電源電路，用於具有複數個功率放大組件的無線行動裝置。電源電路包括第一DC-DC轉換器、第二DC-DC轉換器和至少一個線性放大器。第一DC-DC轉換器被配置為提供至少一個APT輸出電壓和/或至少一個DC中間電壓。第二DC-DC轉換器被配置為提供至少一個ET輸出電壓的DC分量。當至少一個線性放大器接收到來自第一DC-DC轉換器的至少一個DC中間電壓時，至少一個線性放大器提供至少一個ET輸出電壓的AC分量。至少一個ET輸出電壓的DC分量和AC分量被組合為至少一個ET輸出電壓，且被分別提供給功率放大組件。本發明具有更低的成本和更大的靈活性。

提供一種電源電路，用於具有複數個功率放大組件的無線行動裝置。電源電路包括第一DC-DC轉換器、第二DC-DC轉換器和至少一個線性放大器。第一DC-DC轉換器被配置為提供至少一個APT輸出電壓和/或至少一個DC中間電壓。第二DC-DC轉換器被配置為提供至少一個ET輸出電壓的DC分量。當至少一個線性放大器接收到來自第一DC-DC轉換器的至少一個DC中間電壓時，至少一個線性放大器提供至少一個ET輸出電壓的AC分量。至少一個ET輸出電壓的DC分量和AC分量被組合為至少一個ET輸出電壓，且被分別提供給功率放大組件。本發明具有更低的成本和更大的靈活性。

提供一種電源電路，用於具有複數個功率放大組件的無線行動裝置。電源電路包括第一DC-DC轉換器、第二DC-DC轉換器和至少一個線性放大器。第一DC-DC轉換器被配置為提供至少一個APT輸出電壓和/或至少一個DC中間電壓。第二DC-DC轉換器被配置為提供至少一個ET輸出電壓的DC分量。當至少一個線性放大器接收到來自第一DC-DC轉換器的至少一個DC中間電壓時，至少一個線性放大器提供至少一個ET輸出電壓的AC分量。至少一個ET輸出電壓的DC分量和AC分量被組合為至少一個ET輸出電壓，且被分別提供給功率放大組件。本發明具有更低的成本和更大的靈活性。

一種晶片佈局結構與方法。晶片佈局結構包括第1導電通孔、第2導電通孔、晶片，以及八個接點。第1導電通孔與第2導電通孔貫穿於晶片。第1導電通孔包括第1接點與第2接點，而第2導電通孔包括第3接點與第4接點。第5接點與第3接點導通。第6接點與第2接點導通。第7接點與第1接點導通。第8接點與第4接點導通。在晶片的垂直方向上，第1接點與第2接點部分或全部重疊，第3接點與第4接點部分或全部重疊，第6接點與第5接點部分或全部重疊，第8接點與第7接點部分或全部重疊。

一種全橋式柔性切換轉換器及其驅動方法,使用零電壓切換(zero-voltage switching)技術並且使循環電流(circular current)導通於兩n通道金氧半場效電晶體(n-channel MOSFET)所形成之迴路,以驅動諸如冷陰極燈管(cold cathode fluorescent lamp,CCFL)或訊號輸出裝置等負載,並且兼顧低切換損失與高效率的需求。

本發明提供一種偵測數位元視訊介面離線模式之方法及相關數位元視訊介面接收器。該數位元視訊介面接收器包括複數個接收通道、時脈訊號接收通道及離線模式偵測器，其中該離線模式偵測器進一步包括模式偵測單元、時脈訊號偵測單元及斷電控制單元。該時脈訊號偵測單元用來偵測時脈訊號是否有效，從而決定是否需要在一第一預設時間區間內開啟至少一接收通道。該斷電控制單元控制該模式偵測單元以判斷視訊訊號之操作模式；若為非有效模式，該斷電控制單元在一第二預設時間區間內關閉所有解碼器及通道，且該第二預設時間區間比第一預設時間區間要長得多。

本發明提供一種應用於記憶體之多穩態感測放大器，耦接至至少一記憶單元以及複數參考單元，其中該記憶單元之阻值為可變。該多穩態感測放大器包括：第一電流鏡電路，耦接至該記憶單元之輸出端，用以產生大小為通過該記憶單元之第一記憶單元電流之兩倍的第二記憶單元電流；第二電流鏡電路，耦接至該等參考單元之輸出端，用以分別產生大小等於通過該等參考單元之複數第一參考電流的複數第二參考電流；以及負載電路，耦接至該第一電流鏡電路與該第二電流鏡電路，用以分別提供該第二記憶單元電流與該等第二參考電流之相等負載，而分別產生與該第二記憶單元電流以及該等第二參考電流之大小成比例之記憶單元電位以及複數參考電位。

一種全橋式柔性切換轉換器及其驅動方法,使用零電壓切換(zero-voltage switching)技術並且使循環電流(circular current)導通於兩n通道金氧半場效電晶體(n-channel MOSFET)所形成之迴路,以驅動諸如冷陰極燈管(cold cathode fluorescent lamp,CCFL)或訊號輸出裝置等負載,並且兼顧低切換損失與高效率的需求。

一種磁性隨機存取記憶體，包括：依序堆疊於一第一電極層上之一反鐵磁性層、一固定參考層、一穿隧絕緣層、一複合自由層與一第二電極層，其中該複合自由層包括依序堆疊於該穿隧絕緣層上之一第一磁性層、一非磁性間隔層與一第二磁性層。於一實施例中，於該第二磁性層與該第一磁性層包括不同之磁性材料，使得該第一磁性層與該第二磁性層呈現平行態耦合。於另一實施例中，該第一磁性層與該穿隧絕緣層間具有一第一磁阻變化率，該第二磁性層與該穿隧絕緣層間具有一第二磁阻變化率，且第一磁阻變化率係高於第二磁阻變化率。

本發明提供一種電路，用以防護功率放大器免受到靜電放電(ESD)的破壞，該電路包括一鉗位電路，其係連接於一第一電源線與一連接線之間；以及一偵測電路，其係連接於該連接線與一第二電源線之間，用以偵測被耦合至該功率放大器之焊墊處是否發生ESD事件，並且響應某一ESD事件來啟動該鉗位電路，其中該鉗位電路會將因該ESD事件所造成的ESD電流導通至該第一電源線。

一種積體電路包括一測試介面、一內嵌的電路內部模擬器(in-circuit emulator)、一待除錯的電路以及一記憶體。內嵌的電路內部模擬器係用於透過測試介面進行軟體除錯,待除錯的電路包括一掃瞄鏈(scan chain)將每一延遲正反器(delayed flip-flop)的狀態丟出,記憶體儲存掃瞄鏈丟出的狀態並將其透過測試介面傳輸到一電腦。

本發明提供一種應用於記憶體之多穩態感測放大器，耦接至至少一記憶單元以及複數參考單元，其中該記憶單元之阻值為可變。該多穩態感測放大器包括：源極隨耦器，耦接於該記憶單元之輸出端與一第一輸出節點之間，用以限定該記憶單元之輸出端之電壓，進而使該記憶單元產生一記憶單元電流；源極隨耦電路，耦接於該等複數參考單元之輸出端與複數第二輸出節點之間，用以限定該等參考單元之輸出端之電壓，進而使該等參考單元產生複數個參考電流；以及電流鏡電路，耦接至該第一輸出節點與該等第二輸出節點，用以依據該記憶單元電流與該等參考電流，分別於該第一輸出節點與該等第二輸出節點產生一記憶單元電位與複數之參考電位。

本發明提供一種磁性記憶體元件，包含基板、磁性穿隧接面結構(MTJ; magnetic tunneling junction structure)在基板上、及覆蓋層在磁性穿隧接面結構上。藉由磁性穿隧接面結構上增加一層覆蓋層，以改善磁性記憶體元件性質，且提升磁阻變化率，而有效縮短磁性記憶體元件在處理資料時，所需花費的時間

本發明提供一種具晶粒三維堆疊結構之影像感測模組，係利用至少一影像感測晶粒之導通孔與其下方一絕緣層之介層洞內填導電性材料，以使該影像感測晶粒與內埋於該絕緣層內的一影像處理晶粒建立垂直的電性導通，並形成錫球凸塊於該影像感測模組背面，以使該影像感測模組可直接組裝於一電路板上。本發明之影像感測模組具晶圓級構裝架構及晶粒三維堆疊特徵，可縮短電性連接距離，降低該模組整體組裝面積與高度。

一種晶片堆疊結構的製作方法。首先，形成第一導電層於晶圓的第一表面上。然後，形成第一圖案化高分子層於第一導電層上，且形成第二圖案化高分子層於晶圓的第二表面上。接著，電鍍第二導電層於第一導電層上，並對第二導電層進行加熱以形成多個銲料凸塊。之後，將多個晶圓相堆疊於基底結構上並將位於其中一第一晶圓上的第一圖案化高分子層與位於其中一第二晶圓上的第二圖案化高分子層對應連接。本發明適用於以微細間距的銲料凸塊接合的晶片堆疊結構且本發明的製程步驟較為簡化。

一種晶片封裝結構，其包括基板、晶片、導熱層、多個訊號接點以及封裝膠體。基板具有多個第一導熱孔道、連接線路以及與連接線路電性連接的多個訊號孔道，且基板具有晶片容置區。晶片配置於基板的晶片容置區上，並經由連接線路與訊號孔道電性連接。導熱層配置於基板上方並與第一導熱孔道連接，並且位於晶片容置區上方，且導熱層具有暴露出訊號孔道的第一開口。訊號接點分別配置於第一開口中並與訊號孔道連接。封裝膠體包覆晶片。

本發明之疊對圖樣的設計方法之ㄧ實施範例首先選取複數個疊對圖樣組，並計算各疊對圖樣組之模擬繞射光譜的離散值，其中該複數個疊對圖樣組具有不同之疊對誤差或偏移量。之後，根據該模擬繞射光譜的離散值選出複數個靈敏疊對圖樣組，再考量該複數個靈敏疊對圖樣組之結構參數變異對模擬繞射光譜之影響，俾便選出一目標疊對圖樣組。最後，參考該目標疊對圖樣組之結構參數，設計該疊對圖樣組。

一種晶片佈局結構與方法。晶片佈局結構包括第1導電通孔、第2導電通孔、晶片，以及八個接點。第1導電通孔與第2導電通孔貫穿於晶片。第1導電通孔包括第1接點與第2接點，而第2導電通孔包括第3接點與第4接點。第5接點與第3接點導通。第6接點與第2接點導通。第7接點與第1接點導通。第8接點與第4接點導通。在晶片的垂直方向上，第1接點與第2接點部分或全部重疊，第3接點與第4接點部分或全部重疊，第6接點與第5接點部分或全部重疊，第8接點與第7接點部分或全部重疊。

一種具有靜電放電防護之基板，包括一第一導體、一第二導體、一尖端結構以及一靜電放電防護材料。尖端結構電性連接第一導體或第二導體。靜電放電防護材料設置在第一及第二導體之間。

一種包括第一電極、第二電極、第三電極、第一介電層以及第二介電層的電容器元件。第一電極與電容器元件的第一電極接點電性耦合。第二電極位於第一電極的下方且與電容器元件的第二電極接點電性耦合。第二電極與第一電極電性絕緣。第三電極位於第一電容器以及第二電極的下方，第三電極與第二電極電性絕緣並與第一電極電性耦合。第一介電層位於第一電極與第二電極之間，而且第一介電層具有第一介電常數。第二介電層位於第二電極與第三電極之間，而且第二介電層具有第二介電常數。在一實施例中，第二介電常數比第一介電常數至少大五倍。

一種線路結構及其製作方法，主要是藉由導線來串接多個接墊，以形成具有可拉伸性的線路。每一導線具有一第一端、一第二端以及位於該第一端與該第二端之間的一中間段，其中第一端與第二端分別連接不同的接墊，且中間段的位置相對高於第一端與第二端的位置。由於此導線與接墊的連接方式具有三度空間的自由度，因此線路結構可同時承受水平與垂直方向的變形，具有優異的可靠度。

本發明之目的在提出一種液晶驅動裝置，其可隨所使用的面板自行調整其驅動力。本發明之可自我調整驅動力之液晶驅動裝置，包括：一可調電阻，耦接至一液晶顯示面板之資料線，其接收一輸入電壓後，輸出一輸出電流至該液晶顯示面板之資料線；一比較單元，耦接至該液晶顯示面板之一資料線，接收該資料線上之一顯示單元之電壓，並與一預定電壓進行比較，以產生一比較結果；以及一調整單元，依據該比較結果調整該可調電阻，以改變該輸出電流之大小。

一種使用晶片堆疊結構的晶片的修補方法。首先，提供一第一晶片，包括一具有一第一功能的第一電路區塊、一具有一第二功能的第二電路區塊以及一電性連接至第一電路區塊與第二電路區塊的訊號路徑。提供一第二晶片，包括一具有第一功能的第三電路區塊。驗證第一與第二晶片的功能，以獲得一第一與一第二驗證結果。若第一驗證結果顯示第一晶片之第一電路區塊為不良，則使第一電路區塊失能。若第一驗證結果顯示第一晶片之第二電路區塊為良好，且第二驗證結果顯示第二晶片之第三電路區塊為良好，則使第三電路區塊電性連接至訊號路徑以替代第一電路區塊提供第一功能。

一種晶片堆疊的硬線式切換器，包括八個轉接墊。第一轉接墊、第二轉接墊、第三轉接墊及第四轉接墊配置於晶片的第一表面。第二轉接墊及第四轉接墊分別電性連接至第一轉接墊及第三轉接墊。第五轉接墊、第六轉接墊、第七轉接墊及第八轉接墊配置於晶片的第二表面。第七轉接墊及第八轉接墊分別電性連接至第六轉接墊及第五轉接墊。第一轉接墊、第二轉接墊、第三轉接墊及第四轉接墊分別與第五轉接墊、第六轉接墊、第七轉接墊及第八轉接墊在晶片的垂直方向部分或全部重疊。此外，一種硬線式切換器的操作方法亦被提及。

一種晶片以及提升晶片良率的方法。本發明所提供之晶片包括第一與第二電路單元、第一與第二穿矽孔，以及第一備用穿矽孔。第一與第二電路單元皆位於晶片內部。第一穿矽孔垂直貫穿晶片，並透過晶片之正面上的金屬以與第一電路單元耦接。第二穿矽孔垂直貫穿晶片，並透過晶片之正面上的金屬以與第二電路單元耦接。第一備用穿矽孔垂直貫穿晶片，用以當第一或第二穿矽孔失效時，取代已失效的穿矽孔。

本發明提供一種三維堆疊晶粒封裝結構及其製造方法，係利用矽片貫通孔(TSVs)技術在該三維堆疊晶粒封裝結構中形成至少一垂直貫穿孔，以建立該三維堆疊晶粒封裝結構垂直方向的電性連接，並且利用墊片上盲孔及該等貫穿孔之間重佈線(RDL)的設計，將該三維堆疊晶粒封裝結構的電性從一第一表面導引至相對的一第二表面。此外，本發明利用導電凸塊包覆該等晶粒之間彼此接合的墊片，防此該等墊片斷裂，進而提高該三維堆疊晶粒封裝結構的可靠度。

一種訊號處理裝置，用以判斷一接收訊號是否為一目標訊號，包括：一取樣裝置，用以取樣該接收訊號以產生複數個取樣值；一第一計算裝置，耦接於該取樣裝置，用以根據該些取樣值及複數個參考值來產生複數個第一數值；一第二計算裝置，耦接於該第一計算裝置，用以根據該些第一數值以得到複數個數值群組，並個別計算該些數值群組以產生複數個第二數值，並計算該些第二數值以得到一判斷值；以及一判斷裝置，耦接於該第二計算裝置，用以將該判斷值與一臨界值比較，以判斷該接收訊號是否為該目標訊號。

本發明涉及直流電源轉換電路及方法。所述直流電源轉換電路包括：直流輸入端，用於接收直流電輸入；直流輸出端，用於提供一預定直流電輸出；開關單元，其連接在直流輸入端和直流輸出端之間，用於提供一直通供電通路；直流-直流降壓轉換單元，其連接在直流輸入端和直流輸出端之間，用於提供一降壓供電通路；及控制單元，其與開關單元和直流-直流降壓轉換單元相連，用於對直流電輸入電壓進行檢測，並根據檢測結果選擇直通供電通路和降壓供電通路中的一個以提供該預定直流電輸出於該直流輸出端。把直流電源轉換電路用在多媒體播放機或者電視盒等電子設備的電源電路中，可使設備的輸入電源相容5V、9V和12V等電源適配器。

一種電阻切換式記憶體。此電阻切換式記憶體包括高度絕緣或電阻切換式材料，其覆蓋著圖案化之金屬線的側壁，且沿著介電層側壁的邊緣而延伸，以進一步接觸下電極上表面的一部分。下電極上表面的其他部分則被上電極與下電極之間的絕緣層所覆蓋。下電極中的一吸氧金屬層佔據了下電極上表面的實質中心部分，且被高度絕緣或電阻切換式材料局部覆蓋著。如此一來，一切換區就自然定義在在下電極的吸氧金屬層的實質中心部分。

液晶顯示面板上的驅動器以及相關控制方法。液晶顯示面板經由軟板連接至顯示控制電路，包括：主源驅動器，經由軟板接收顯示控制電路輸出第一電性規格的數位元影像信號，並將數位元影像信號轉換成為第二電性規格的閘驅動信號與僕源驅動信號；閘驅動器，可接收該第二電性規格的閘驅動信號；以及，僕源驅動器，可接收該第二電性規格的僕源驅動信號；其中，主源驅動器、僕源驅動器與閘驅動器驅動液晶顯示面板的薄膜電晶體陣列。

本發明提供一種三維堆疊晶粒封裝結構及其製造方法，係利用矽片貫通孔(TSVs)技術在該三維堆疊晶粒封裝結構中形成至少一垂直貫穿孔，以建立該三維堆疊晶粒封裝結構垂直方向的電性連接，並且利用墊片上盲孔及該等貫穿孔之間重佈線(RDL)的設計，將該三維堆疊晶粒封裝結構的電性從一第一表面導引至相對的一第二表面。此外，本發明利用導電凸塊包覆該等晶粒之間彼此接合的墊片，防此該等墊片斷裂，進而提高該三維堆疊晶粒封裝結構的可靠度。

一種靜電放電防護架構。一基板包括壓變材料，具有第一表面與大體上平行於第一表面之第二表面，以及連接第一表面以及第二表面之導通孔。一金屬層設置於基板，用以耦接至接地端。當靜電放電事件發生時，壓變材料為導電狀態，使得導通孔以及金屬層電性連接而形成一放電路徑，以及當靜電放電事件不發生時，壓變材料為不導電狀態，使得導通孔以及金屬層電性分離。

一種非揮發性靜態隨機存取式記憶胞包括一靜態隨機存取電路、一第一儲存元件、一第二儲存元件及一開關單元。靜態隨機存取電路具有一第一端點與一第二端點，分別具有一第一電壓與一第二電壓，依照該第一電壓與該第二電壓分別決定第一儲存元件與第二儲存元件的儲存資料。第一儲存元件具有一第一連接端與一第二連接端，該第一連接端耦接於該第一端點。第二儲存元件具有一第一連接端與一第二連接端，該第一連接端耦接於該第二端點。開關單元分別耦接於該第一儲存元件的第二連接端與該第二儲存元件的第二連接端，以接受一開關切換線之切換訊號所控制以將該第一儲存元件與該該第二儲存元件導通到相同的位元線或是互補位元線。

一種微機電元件與電路晶片之整合裝置包含一電路晶片、一微機電感測元件、一密封環及一蓋體。該電路晶片包含一基材及複數個金屬接合區，該基材具有一設有電路區域之主動面，又該複數個金屬接合區係設於該主動面上並電性連接至該電路區域。該微機電感測元件包含複數個底座及至少一感測單元，該複數個底座與至少一該金屬接合區相連接，該至少一感測單元與該複數個底座彈性相連。該密封環圍繞於該複數個底座之外圍，並與至少一該金屬接合區相連接。該蓋體和該電路晶片之主動面相對，並與該密封環相連接而形成一氣密空間，以密閉該感測單元及該電路區域。

一種電感結構，包括多個螺線管以及至少一連接線。所述多個螺線管係以一螺線管為核心，而其餘螺線管依序旋繞於前一螺線管之外，且所述多個螺線管的軸心大致同向。各連接線連接相鄰兩螺線管的一端，以串聯所述多個螺線管。

一種半導體元件堆疊結構，包括多個半導體元件及至少一加固結構。半導體元件相互堆疊，其中至少一半導體元件具有至少一穿矽孔。各至少一加固結構圍繞相應的至少一穿矽孔，並且電性隔絕於半導體元件。至少一加固結構包括多個加固件及至少一連結件。加固件位於半導體元件之間，其中加固件在一平面上的垂直投影圍出一封閉區域，且至少一穿矽孔在平面上的投影位於封閉區域內。連結件位於加固件在平面上的垂直投影的重疊區域內，用以連接加固件，而構成至少一加固結構。

本揭露之微型氣體感測器可以利用一次蝕刻製程，同時將凹槽隔離結構與微型氣體感測器的各種電路製作出來。凹槽隔離結構除了作為電路之間的電氣絕緣功能之外，亦可以降低氣體感測器在高溫操作時，熱從積體電路區傳導到元件層其他部位的效果，因此可以節省氣體感測器在操作時所需要消耗的功率。氣體感測電路是由感測材料包覆單晶矽電路骨架所形成，並懸吊在一個腔體中，除了可以改進傳統微型氣體感測器的感測薄膜易於破裂的問題之外，亦有良好的絕熱效果，可降低氣體感測元件操作時所需的功耗。

靜電放電(Electrostatic Discharge，ESD)保護裝置，耦接於第一及第二軌線之間，其包括箝制電路及偵測電路。偵測電路包括具有等效電容值之電路元件及電晶體。電晶體之閘極端、第一及第二輸入端分別耦接至第一節點、第一軌線及箝制電路之驅動端。回應於ESD事件，漏電流對應地流經第一輸入端與閘極端及第二輸入端與閘極端之間，並分別等效地於其間形成寄生電阻。此寄生電阻與電路元件形成延遲電路，於閘極端及第一輸入端之間提供驅動電壓，並提供觸發電流導通箝制電路，使得第一及第二軌線透過箝制電路進行ESD放電。

一種具有自我測試的像素陣列模組，包括一測試電路單元、多條測試訊號線以及一像素陣列。測試電路單元提供一測試功能。測試訊號線耦接在測試電路單元與像素陣列之間。像素陣列經由測試訊號線耦接至測試電路單元，並包括多個像素。各像素包括一電晶體。各電晶體具有一第一端及一第二端。對各像素而言，在一正常模式下，電晶體的一驅動訊號由其自身的第一端傳遞至第二端，以及在一測試模式下，電晶體的一測試訊號由其自身的第二端傳遞至第一端。另外，一種上述像素陣列模組的自我測試方法亦被提出。

三維記憶體包括：複數記憶體晶粒層，各記憶體晶粒層包括至少一記憶體區塊與一內建自我測試電路；以及複數通道，用以電性連接該些記憶體晶粒層。於同步測試時，選擇該些記憶體晶粒層之一為一主要層，由該主要層之該內建自我測試電路透過該些通道而送出一致能信號給受測的該些記憶體晶粒層，該些記憶體晶粒層之各該內建自我測試電路用以測試同一記憶體晶粒層或不同記憶體晶粒層之該些記憶體區塊。

一種電容傳感器、其製造方法以及具此種電容傳感器的多功能元件。其中的電容傳感器包括一基材、第一電極與第二電極與至少一支撐樑結構。上述基材具有一開口，而第二電極是相對基材配置，其中第二電極具有相對上述開口的一中央部位及其周圍的一周邊部位，且中央部位與周邊部位是不連續結構。至於第一電極是懸置於基材的開口與第二電極之間，且第一電極與上述第二電極之間具有一間隙。支撐樑結構則連結基材並支撐第二電極的中央部位及第一電極。

本發明提供一種非揮發性記憶體結構及其製造方法。上述非揮發性記憶體結構包括一第一接觸，連接至一第一電晶體；一第二接觸，連接至一第二電晶體；一可變電阻記憶體材料，覆蓋且接觸上述第二接觸而非上述第一接觸；一頂電極，接觸上述可變電阻記憶體材料和上述第一接觸兩者，其中上述可變電阻記憶體材料的面積大體上大於其與上述第二接觸的一界面的面積。

一種雙相介金屬接點結構及其製作方法。所述雙相介金屬接點結構介於晶片與載板之間，包括第一介金屬相、第二介金屬相、第一焊接金屬層以及第二焊接金屬層。第二介金屬相包覆第一介金屬相，且第一介金屬相與第二介金屬相含有不同的高熔點金屬。第一焊接金屬層與第二焊接金屬層分別配置於第二介金屬相的相對兩側，其中第一介金屬相是用以填補第二介金屬相形成時產生的微孔洞缺陷。

一種凸塊結構及其製造方法以及電子封裝接點結構及其製造方法。其中，凸塊結構包括基板、電極及凸出電極。電極設置於基板上。凸出電極設置於電極上。

一種半導體裝置之矽穿孔修補電路。矽穿孔修補電路包括第一晶片以及至少一第二晶片、至少兩個直通矽晶穿孔、至少兩個資料路徑電路以及輸出邏輯電路。每個資料路徑電路包括輸入驅動電路、短路偵測電路、偏壓電路以及漏電流消除電路。輸入驅動電路接收輸入信號，轉換該輸入信號為待傳信號，並將其傳送至對應之直通矽晶穿孔的第一端。短路偵測電路依據輸入信號與對應之直通矽晶穿孔的第一端以偵測對應之直通矽晶穿孔是否與矽基板發生短路，並產生短路偵測輸出信號。漏電流消除電路依據短路偵測輸出信號以避免由第一準位電壓所產生的漏電流流入矽基板。

一種晶片堆疊結構，係以晶圓作為堆疊基底，並在晶圓上進行晶片堆疊。透過此接合架構可達成高密度的電極接合，還可解決目前三維晶片構裝需要中介基板作為轉接界面的技術瓶頸。由於此晶片堆疊結構的製程簡單，且相容於晶圓級製程，因此可以縮短製程時間，降低製程成本。所述晶片堆疊結構的製作方法亦被提出。

一種焊料及由此焊料形成的接點結構。焊料包括鋅基金屬層、銅金屬膜與貴金屬膜。銅金屬膜完全覆蓋鋅基金屬層的表面，而貴金屬膜完全包覆銅金屬膜。接點結構包括鋅基金屬層以及介金屬層。介金屬層由鋅與貴金屬所組成，且介金屬層完全覆蓋鋅基金屬層的表面。

一種三維晶片，堆疊一顆含有控制器之晶片與至少一顆含有記憶體之晶片，其中記憶體晶片除了原有的儲存容量之外，還包括：多個備份記憶胞與一具有外部啟動功能的可轉址電路。在記憶體晶片與控制器晶片完成堆疊之後，控制器晶片仍可透過至少一個穿矽孔以啟動記憶體晶片中的備份記憶胞來修補記憶體晶片上損壞或不良的記憶胞，不論其於堆疊前已修補與否。

一種具有元件充電模式靜電放電防護之積體電路，包含一輸入/輸出電路、至少一元件充電模式靜電放電防護裝置以及一相對應於該元件充電模式靜電放電防護裝置之內部電路。其中更包含一穿矽孔經配置以耦接於該輸入/輸出電路及該元件充電模式靜電放電防護裝置之間，該相對應於該元件充電模式靜電放電防護裝置之內部電路耦接於該元件充電模式靜電放電防護裝置。

一種凸塊結構與封裝結構。此凸塊結構包括導電底部、多個導電突出部以及銲料。導電底部配置於銲墊上。導電突出部配置於導電底部上。銲料配置於導電底部上，並覆蓋導電突出部。

一種具傳輸孔之電路板及其製造方法。具傳輸孔之電路板包括一基板、一接地導體、一浮動導體及一訊號導體。基板包括依序疊置之一第二板層、一第二接地層、一芯層、一第一接地層、及一第一板層。接地導體貫穿芯層且與第一接地層及第二接地層電性連接。浮動導體貫穿芯層且與第一接地層、第二接地層及接地導體電性絕緣。訊號導體貫穿基板，並位於接地導體及浮動導體之間，且與第一接地層、第二接地層、接地導體及浮動導體電性絕緣。

一種非揮發性記憶體的寫入時序控制電路和控制方法，上述控制方法包括下列步驟：首先，監測非揮發性記憶體的至少一記憶單元在執行寫入操作時的阻態轉變，以輸出至少一控制訊號，上述記憶單元使用不同阻態儲存數值，並藉由一時序控制線控制輸入一寫入時序，然後根據一時脈訊號以及上述控制訊號產生上述寫入時序，而上述寫入時序是在時脈訊號的一週期開始時致能，在記憶單元完成阻態轉變時禁能，以縮短該記憶單元的寫入時間，進而達到省電的目的。

一種半導體結構及其製作方法，其中半導體結構包括一基材、一元件層以及至少一導電柱。基材具有一第一表面、一相對於第一表面的第二表面以及至少一貫穿基材的貫孔。基材在貫孔處包含一第一側壁部份以及一第二側壁部份。第一側壁部份連接至基材的第一表面，並具有多個第一凸起。第二側壁部份連接至基材的第二表面，並具有一平面。元件層位於第二表面上，且基材的第二側壁部份沿平面進一步延伸至元件層內。導電柱位於貫孔中，其中導電柱與元件層電性連接。

一種半導體裝置的矽穿孔雙向修補電路。矽穿孔雙向修補電路???括：第一及第二雙向開關以及至少兩個傳輸路徑模組。第一及第二雙向開關依據切換信號或反相切換信號以決定導引第一晶片或第二晶片的輸入信號到各個傳輸路徑模組的兩端之其一。每個傳輸路徑模組包括至少兩個資料路徑電路及對應的矽穿孔。各個資料路徑電路包括：輸入驅動電路、短路偵測電路以及漏電流消除電路。短路偵測電路偵測直通矽晶穿孔是否與矽基板發生短路，並產生短路偵測輸出信號。漏電流消除電路依據短路偵測輸出信號以避免由第一準位電壓所產生的漏電流流入矽基板。

本發明揭露一種半導體基板，包括有具有相對之一第一表面與一第二表面之一基板、形成於該基板之一第一表面之一預定位置之一第一導電接墊、以及對應第一導電接墊之位置而形成於該基板之一第二表面之一預定位置之一第二導電接墊以及形成於基板中而與第一導電接墊以及第二導電接墊其中之一接觸之一導電柱。

一種檢測晶片，其包括基板、活性試劑、親水性液滴及親油性物質。基板包括設置有第一容置槽，其中第一容置槽包括彼此相鄰的第一空間及第二空間。活性試劑配置於第一容置槽的第一空間中。親水性液滴配置於第一容置槽的第二空間中。親油性物質配置於第一容置槽中，其中親油性物質與活性試劑及親水性液滴不互溶，且將活性試劑與親水性液滴隔開。

本發明係關於一種堆疊式功率元件模組，利用垂直導通層完成元件之間的連結，大幅縮短電流傳輸路徑，可避免因利用導通孔或打線方式連結而造成之電流集中或接點被破壞。

一種電阻式記憶體，包括一電晶體以及一可變電阻。電晶體具有一閘極、一源極以及一汲極。可變電阻耦接於汲極與一節點之間。在一設定期間，閘極接收一第一閘電壓，源極接收一第一源電壓，節點接收一第一汲電壓。第一源電壓等於一接地電壓。在設定期間後，若可變電阻的阻抗未小於一第一預設值時，則進入一第一驗證期間。在第一驗證期間中，閘極接收一第二閘電壓，節點接收一第二汲電壓，源極接收一第二源電壓。第二汲電壓小於第一汲電壓，第二源電壓等於接地電壓。

揭露一種用於容器的射頻識別密封裝置，其提供生產摘要、庫存管控、銷售管控等之資訊，而該資訊可應用於上游製造廠商和下游銷售商的電腦化食品管理系統。由於金屬蓋扮演著射頻識別密封裝置中的一部分，一旦瓶蓋在出售前已經轉動或打開則射頻識別應故障，使得目前射頻識別密封裝置對瓶裝液體或食品發揮安全識別的功能。

一種半導體裝置之直通矽晶穿孔修復電路，包括第一晶片以及一第二晶片、至少二個直通矽晶穿孔、至少二個資料路徑電路以及輸出邏輯電路。每個資料路徑電路包括輸入驅動電路、直通矽晶穿孔偵測電路、記憶裝置、保護電路以及電源控制電路。直通矽晶穿孔偵測電路偵測直通矽晶穿孔狀態，記憶裝置保存該直通矽晶穿孔狀態，保護電路根據該直通矽晶穿孔狀態決定是否將直通矽晶穿孔的第一端拉至該接地電壓，電源控制電路根據該直通矽晶穿孔狀態避免該電源電壓的漏電流流經基板。

一種半導體結構及其製造方法。半導體結構的製造方法包括以下步驟。形成一N型漂移層(N drift layer)。形成一N型緩衝層(N buffer layer)於N型漂移層上，N型緩衝層包括一N型摻雜物。形成一P型重摻雜層(P+ implantation layer)於N型緩衝層上，P型重摻雜層包括一P型摻雜物。以一雷射光源照射N型緩衝層及P型重摻雜層以活化N型摻雜物及P型摻雜物。其中，雷射光源包括一紅外光(IR)及一綠光雷射(green laser)，紅外光以大於300毫米/秒(mm/s)至600毫米/秒之掃描速度(scan speed)照射N型緩衝層及P型重摻雜層，紅外光包括複數個紅外光脈衝，紅外光脈衝之脈衝時間(pulse time)為大於30奈秒(ns)至200奈秒。

本發明提供一種可變增益低雜訊放大器，於其輸入埠接收一單端輸入信號，並於其輸出埠提供一差動輸出信號。該可變增益低雜訊放大器包含共同耦接至該輸入埠的複數個放大級，其中有多個減數放大級共同耦接至該輸出埠之負端、多個被減數放大級共同耦接至該輸出埠之正端。一控制電路負責啟動至多一個減數放大級並啟動一個被減數放大級，以組態出產生該射頻差動輸出信號之一差動放大器組合。

一種整合式毫米波晶片封裝結構，可包括中介層結構、毫米波晶片與基板。該中介層結構包括一天線圖案與至少一電鍍通孔結構貫穿該中介層結構且連接至該天線圖案。該毫米波晶片透過電鍍通孔結構而電性連接之其上方或下方的該天線圖案。

一種晶片結構，包括一晶片、一第一金屬層、一第二金屬層及一焊線。第一金屬層配置於晶片上，第一金屬層的材料包括鎳或鎳合金。第二金屬層配置於第一金屬層上，第二金屬層的材料包括銅、銅合金、鋁、鋁合金、鈀或鈀合金。焊線連接於第二金屬層，焊線的材料包括銅或銅合金。

一種功率模組及其製造方法，此功率模組包括承載基板、內連線層、第一晶片、第二晶片、陶瓷接合板、頂部內連線層以及導線架。內連線層位於承載基板上。第一晶片以及第二晶片位於內連線層上，其中第一晶片、第二晶片與內連線層電性連接。陶瓷接合板位於內連線層上且設置於第一晶片與第二晶片之間以使第一晶片與第二晶片隔離開來。頂部內連線層位於陶瓷接合板上且覆蓋第一晶片與第二晶片。頂部內連線層與第一晶片以及第二晶片電性連接。導線架位於頂部內連線層上且與頂部內連線層電性連接。

本揭露提出一種薄化積體電路裝置及其製作流程。依據所揭露的製作流程，於基板形成矽穿孔，矽穿孔的第一端曝露於基板的第一表面。並於基板的第一表面配置凸塊，使凸塊與矽穿孔電性連接。並於凸塊上配置積體電路晶片，積體電路晶片具有第一側與第二側，積體電路晶片的第一側連接於凸塊。並將熱介質層配置於積體電路晶片的第二側。藉由熱介質層將導熱蓋的下表面附著於積體電路晶片。並且，以導熱蓋作為載體，藉由固定導熱蓋來固定積體電路晶片與基板，以研磨基板相對於第一表面的第二表面，使矽穿孔的第二端暴露於第二表面。

本申請提供一種訊號處理電路，包括放大模組和類比數位轉換模組。放大模組包括：第一輸入埠，用於接收輸入訊號；第二輸入埠，用於接收參考訊號；輸出埠，耦接至類比數位轉換模組。放大模組分別對輸入訊號和參考訊號進行放大並通過輸出埠輸出一放大訊號至類比數位轉換模組，以及類比數位轉換模組對放大訊號進行類比數位轉換。放大模組對輸入訊號進行放大的第一放大係數與放大模組對參考訊號進行放大的第二放大係數的符號相反，以及，放大訊號的電壓範圍與類比數位轉換模組的量程大致相同。本發明可以提高類比數位轉換精度，降低成本。

本發明提供一種多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體。上述多位元儲存之非揮發性記憶體晶胞包括一底電極。一可變電阻記憶體材料，覆蓋上述底電極，其中於一剖面圖中，上述底電極為一倒U型。一頂電極，位於上述可變電阻記憶體材料上，其中沿不同方向對上述非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於上述可變電阻記憶體材料之連接上述頂電極的不同部分上。

一種記憶體儲存電路，係包括揮發性記憶體單元、控制單元以及非揮發性記憶體單元。該揮發性記憶體單元係包括第一節點與第二節點以儲存一對互補性邏輯資料。該控制單元係包括第一電晶體與第二電晶體，該第一與第二電晶體之柵極電極係耦接以接收儲存信號，且該第一與第二電晶體之第一電極係耦接以接收控制信號。該非揮發性記憶體單元係包括第一電阻式記憶體元件與第二電阻式記憶體元件以儲存該對互補性邏輯資料，該第一電阻式記憶體元件係耦接於該第一電晶體之第二電極與該第一節點之間，且該第二電阻式記憶體元件係耦接於該第二電晶體之第二電極與該第二節點之間。

一種電子裝置包含一時脈產生電路、一接收電路以及一訓練電路，其中該時脈產生電路用以產生一取樣時脈訊號、一相位領先取樣時脈訊號以及一相位落後取樣時脈訊號；該接收電路用以使用該取樣時脈訊號、該相位領先、該相位落後取樣時脈訊號來對一接收資料進行取樣，以產生一取樣結果；以及該訓練電路控制該時脈產生電路在複數不同的時間區間內分別產生具有不同相位的該取樣時脈訊號及相對應的該相位領先、該相位落後取樣時脈訊號，以使得該接收電路產生多個取樣結果，其中該訓練電路另根據該多個取樣結果來決定該取樣時脈訊號的一取樣相位。

提供一種電源電路，用於具有複數個功率放大組件的無線行動裝置。電源電路包括第一DC-DC轉換器、第二DC-DC轉換器和至少一個線性放大器。第一DC-DC轉換器被配置為提供至少一個APT輸出電壓和/或至少一個DC中間電壓。第二DC-DC轉換器被配置為提供至少一個ET輸出電壓的DC分量。當至少一個線性放大器接收到來自第一DC-DC轉換器的至少一個DC中間電壓時，至少一個線性放大器提供至少一個ET輸出電壓的AC分量。至少一個ET輸出電壓的DC分量和AC分量被組合為至少一個ET輸出電壓，且被分別提供給功率放大組件。本發明具有更低的成本和更大的靈活性。

本揭露內容係提供一種影像感測器。影像感測器包括一畫素感測電路、一畫素電極以及一光電轉換層。畫素感測電路對應至少相鄰的一第一畫素區和一第二畫素區。畫素電極設置於畫素感測電路上，畫素電極包括複數個第一電極和複數個第二電極且電性連接至畫素感測電路，其中第一電極與第二電極係為共平面，第一電極與第二電極具有不同極性，且位於第一畫素區中的第一電極或第二電極相鄰於位於第二畫素區中具有相同極性的第一電極或第二電極。光電轉換層設置於畫素感測電路及畫素電極上，其中光電轉換層包括一感光層及一載子傳輸層，感光層位於載子傳輸層上。

本發明實施例提供一種半導體基板結構。半導體基板結構包括一第一熱傳導部分，具有一第一熱傳導係數，上述第一熱傳導部分包括一基板的一第一區，上述基板具有一頂面和一底面；一第二熱傳導部分，相鄰上述第一熱傳導區，且具有不等於上述第一熱傳導係數的一第二熱傳導係數，上述第二熱傳導部分包括：上述基板的一第二區，其中上述第二區相鄰上述第一區；一半導體圖案層，覆蓋上述第一熱傳導部分的上述基板的上述頂面，且於一平面圖中，上述第一熱傳導部分的一邊界位於上述半導體圖案層的一邊界內。

本發明公開了一種電流模式邏輯電路。該電流模式邏輯電路包括發送模組，該發送模組包括：輸出阻抗單元，用於提供可調的輸出電阻，其中，輸出電阻包括浮動電阻和/或上拉電阻；切換開關單元，耦接於輸出阻抗單元，用於根據可調的輸出電阻控制差分輸入信號和差分輸出信號之間的高低電平切換；電流源，耦接於輸出阻抗單元和切換開關單元，用於為輸出阻抗單元和切換開關單元提供電流。通過上述方式，本發明可以實現一種共模電壓可調、以及發送模組消耗的電流可調的電流模式邏輯電路。

一種電子裝置包含一時脈產生電路、一接收電路以及一訓練電路，其中該時脈產生電路用以產生一取樣時脈訊號、一相位領先取樣時脈訊號以及一相位落後取樣時脈訊號；該接收電路用以使用該取樣時脈訊號、該相位領先、該相位落後取樣時脈訊號來對一接收資料進行取樣，以產生一取樣結果；以及該訓練電路控制該時脈產生電路在複數不同的時間區間內分別產生具有不同相位的該取樣時脈訊號及相對應的該相位領先、該相位落後取樣時脈訊號，以使得該接收電路產生多個取樣結果，其中該訓練電路另根據該多個取樣結果來決定該取樣時脈訊號的一取樣相位。

本揭露內容係提供一種影像感測器。影像感測器包括一畫素感測電路、一畫素電極以及一光電轉換層。畫素感測電路對應至少相鄰的一第一畫素區和一第二畫素區。畫素電極設置於畫素感測電路上，畫素電極包括複數個第一電極和複數個第二電極且電性連接至畫素感測電路，其中第一電極與第二電極係為共平面，第一電極與第二電極具有不同極性，且位於第一畫素區中的第一電極或第二電極相鄰於位於第二畫素區中具有相同極性的第一電極或第二電極。光電轉換層設置於畫素感測電路及畫素電極上，其中光電轉換層包括一感光層及一載子傳輸層，感光層位於載子傳輸層上。

本揭露內容係提供一種影像感測器。影像感測器包括一畫素感測電路、一畫素電極以及一光電轉換層。畫素感測電路對應至少相鄰的一第一畫素區和一第二畫素區。畫素電極設置於畫素感測電路上，畫素電極包括複數個第一電極和複數個第二電極且電性連接至畫素感測電路，其中第一電極與第二電極係為共平面，第一電極與第二電極具有不同極性，且位於第一畫素區中的第一電極或第二電極相鄰於位於第二畫素區中具有相同極性的第一電極或第二電極。光電轉換層設置於畫素感測電路及畫素電極上，其中光電轉換層包括一感光層及一載子傳輸層，感光層位於載子傳輸層上。

一種功率模組及其製造方法，此功率模組包括承載基板、內連線層、第一晶片、第二晶片、陶瓷接合板、頂部內連線層以及導線架。內連線層位於承載基板上。第一晶片以及第二晶片位於內連線層上，其中第一晶片、第二晶片與內連線層電性連接。陶瓷接合板位於內連線層上且設置於第一晶片與第二晶片之間以使第一晶片與第二晶片隔離開來。頂部內連線層位於陶瓷接合板上且覆蓋第一晶片與第二晶片。頂部內連線層與第一晶片以及第二晶片電性連接。導線架位於頂部內連線層上且與頂部內連線層電性連接。

本發明公開了一種電流模式邏輯電路。該電流模式邏輯電路包括發送模組，該發送模組包括：輸出阻抗單元，用於提供可調的輸出電阻，其中，輸出電阻包括浮動電阻和/或上拉電阻；切換開關單元，耦接於輸出阻抗單元，用於根據可調的輸出電阻控制差分輸入信號和差分輸出信號之間的高低電平切換；電流源，耦接於輸出阻抗單元和切換開關單元，用於為輸出阻抗單元和切換開關單元提供電流。通過上述方式，本發明可以實現一種共模電壓可調、以及發送模組消耗的電流可調的電流模式邏輯電路。

本發明實施例公開了在積體電路的佈局區域重新分配單元密度的方法及電腦。其中一種方法包括：獲取所述積體電路的初始的佈局中的初始的單元密度分佈和佈線密度分佈；將所述初始的單元密度分佈平坦，並獲取平坦後的單元密度分佈；根據所述獲取的佈線密度分佈識別所述積體電路的至少一個第一區域，並增加所述第一區域的單元密度，以獲取改善後的單元密度分佈，所述第一區域在所述獲取的佈線密度大於預先設定的密度閾值；平滑所述改善後的單元密度分佈來獲取校準後的單元密度分佈；從所述校準後的單元密度分佈中移除所述空白來獲取最終的佈局；以及，根據所述最終的佈局實施所述積體電路。通過實施本發明實施例可減少整個積體電路的佈局區域的尺寸。

根據本發明的一些實施例提供了一種無線電力傳輸設備。上述無線電力傳輸設備包括具有一頂端表面和一側表面的一支撐結構。上述支撐結構用以在上述頂端表面承載一行動裝置以及在上述側表面承載一穿戴式裝置。上述無線電力傳輸設備還包括包含於上述支撐結構內的多個傳送線圈。上述多個傳送線圈用以在上述頂端表面無線傳送電力至上述行動裝置，以及在上述側表面無線傳送電力至上述穿戴式裝置。

本揭露內容係提供一種影像感測器。影像感測器包括一畫素感測電路、一畫素電極以及一光電轉換層。畫素感測電路對應至少相鄰的一第一畫素區和一第二畫素區。畫素電極設置於畫素感測電路上，畫素電極包括複數個第一電極和複數個第二電極且電性連接至畫素感測電路，其中第一電極與第二電極係為共平面，第一電極與第二電極具有不同極性，且位於第一畫素區中的第一電極或第二電極相鄰於位於第二畫素區中具有相同極性的第一電極或第二電極。光電轉換層設置於畫素感測電路及畫素電極上，其中光電轉換層包括一感光層及一載子傳輸層，感光層位於載子傳輸層上。

本揭露內容係提供一種影像感測器。影像感測器包括一畫素感測電路、一畫素電極以及一光電轉換層。畫素感測電路對應至少相鄰的一第一畫素區和一第二畫素區。畫素電極設置於畫素感測電路上，畫素電極包括複數個第一電極和複數個第二電極且電性連接至畫素感測電路，其中第一電極與第二電極係為共平面，第一電極與第二電極具有不同極性，且位於第一畫素區中的第一電極或第二電極相鄰於位於第二畫素區中具有相同極性的第一電極或第二電極。光電轉換層設置於畫素感測電路及畫素電極上，其中光電轉換層包括一感光層及一載子傳輸層，感光層位於載子傳輸層上。

一種跨導電路，其中的第一電流源接跨導電路的第一節點，提供第一輸入電流至跨導電路；第二電流源接跨導電路的第二節點，提供第二輸入電流至跨導電路；第一電晶體有接第一節點的第一電極、接第一輸入電壓的控制電極與接第三節點的第二電極，第三節點從跨導電路輸出第一輸出電流；第二電晶體有接第一節點的第一電極、接第一輸入電壓的控制電極與接於第四節點的第二電極，第四節點從跨導電路輸出第二輸出電流；第三電晶體有接第二節點的第一電極、接第二輸入電壓的控制電極與接第四節點的第二電極；第四電晶體有接第二節點的第一電極、接第二輸入電壓的控制電極與接第三節點的第二電極。跨導器的跨導值通過改變第一到第四電晶體的相對寬度來調整。

一種全橋式柔性切換轉換器及其驅動方法,使用零電壓切換(zero-voltage switching)技術並且使循環電流(circular current)導通於兩n通道金氧半場效電晶體(n-channel MOSFET)所形成之迴路,以驅動諸如冷陰極燈管(cold cathode fluorescent lamp,CCFL)或訊號輸出裝置等負載,並且兼顧低切換損失與高效率的需求。

本發明提供一種校正電路。該校正電路包含複數個第一阻抗元件、複數個第二阻抗元件，與第一回授系統。第一回授系統係用以選擇M1個第一阻抗元件和N1個第二阻抗元件，使該M1個第一阻抗元件與該N1個第二阻抗元件之第一組合匹配於第一電阻之實際阻抗。第一回授系統並選擇M2個第一阻抗元件和N2個第二阻抗元件，使該M2個第一阻抗元件與該N2個第二阻抗元件之第二組合大致匹配於該第一電阻之該實際阻抗。根據M1、N1、M2與N2的值和目標阻抗，該第一回授系統為複數個第三阻抗元件產生一組第一校正信號，並為複數個第四阻抗元件產生一組第二校正信號。

本發明提供一種電路，用以防護功率放大器免受到靜電放電(ESD)的破壞，該電路包括一鉗位電路，其係連接於一第一電源線與一連接線之間；以及一偵測電路，其係連接於該連接線與一第二電源線之間，用以偵測被耦合至該功率放大器之焊墊處是否發生ESD事件，並且響應某一ESD事件來啟動該鉗位電路，其中該鉗位電路會將因該ESD事件所造成的ESD電流導通至該第一電源線。

一種積體電路包括一測試介面、一內嵌的電路內部模擬器(in-circuit emulator)、一待除錯的電路以及一記憶體。內嵌的電路內部模擬器係用於透過測試介面進行軟體除錯,待除錯的電路包括一掃瞄鏈(scan chain)將每一延遲正反器(delayed flip-flop)的狀態丟出,記憶體儲存掃瞄鏈丟出的狀態並將其透過測試介面傳輸到一電腦。

本發明提供一種應用於記憶體之多穩態感測放大器，耦接至至少一記憶單元以及複數參考單元，其中該記憶單元之阻值為可變。該多穩態感測放大器包括：源極隨耦器，耦接於該記憶單元之輸出端與一第一輸出節點之間，用以限定該記憶單元之輸出端之電壓，進而使該記憶單元產生一記憶單元電流；源極隨耦電路，耦接於該等複數參考單元之輸出端與複數第二輸出節點之間，用以限定該等參考單元之輸出端之電壓，進而使該等參考單元產生複數個參考電流；以及電流鏡電路，耦接至該第一輸出節點與該等第二輸出節點，用以依據該記憶單元電流與該等參考電流，分別於該第一輸出節點與該等第二輸出節點產生一記憶單元電位與複數之參考電位。

一種晶片堆疊結構的製作方法。首先，形成第一導電層於晶圓的第一表面上。然後，形成第一圖案化高分子層於第一導電層上，且形成第二圖案化高分子層於晶圓的第二表面上。接著，電鍍第二導電層於第一導電層上，並對第二導電層進行加熱以形成多個銲料凸塊。之後，將多個晶圓相堆疊於基底結構上並將位於其中一第一晶圓上的第一圖案化高分子層與位於其中一第二晶圓上的第二圖案化高分子層對應連接。本發明適用於以微細間距的銲料凸塊接合的晶片堆疊結構且本發明的製程步驟較為簡化。

一種磁性隨機存取記憶體，包括：依序堆疊於一第一電極層上之一反鐵磁性層、一固定參考層、一穿隧絕緣層、一複合自由層與一第二電極層，其中該複合自由層包括依序堆疊於該穿隧絕緣層上之一第一磁性層、一非磁性間隔層與一第二磁性層。於一實施例中，於該第二磁性層與該第一磁性層包括不同之磁性材料，使得該第一磁性層與該第二磁性層呈現平行態耦合。於另一實施例中，該第一磁性層與該穿隧絕緣層間具有一第一磁阻變化率，該第二磁性層與該穿隧絕緣層間具有一第二磁阻變化率，且第一磁阻變化率係高於第二磁阻變化率。

本發明提供一種磁性記憶體元件，包含基板、磁性穿隧接面結構(MTJ; magnetic tunneling junction structure)在基板上、及覆蓋層在磁性穿隧接面結構上。藉由磁性穿隧接面結構上增加一層覆蓋層，以改善磁性記憶體元件性質，且提升磁阻變化率，而有效縮短磁性記憶體元件在處理資料時，所需花費的時間

本發明係揭示一種用於決定輸出到比較器之輸入之電壓值之方法以及光驅動電路。藉由加大自動功率控制電路的至少一個測量墊片，可經由測試工具之複數個探針建立起數條接地路徑，如此在探針與墊片之間的接觸中，預期的阻抗效應可以大幅減少，進而準確地量測出墊片上的電壓值。是以，可以基於一特定情況下決定輸入至自動功率控制電路之比較器之第一輸入之參考電壓值。該特定情況為當輸入到自動功率控制電路之比較器之第二輸入的調校電壓值實質上是等同於預定參考電壓值與墊片電壓值之總和時。

一種具有靜電放電防護之基板，包括一第一導體、一第二導體、一尖端結構以及一靜電放電防護材料。尖端結構電性連接第一導體或第二導體。靜電放電防護材料設置在第一及第二導體之間。

本發明提供一種具晶粒三維堆疊結構之影像感測模組，係利用至少一影像感測晶粒之導通孔與其下方一絕緣層之介層洞內填導電性材料，以使該影像感測晶粒與內埋於該絕緣層內的一影像處理晶粒建立垂直的電性導通，並形成錫球凸塊於該影像感測模組背面，以使該影像感測模組可直接組裝於一電路板上。本發明之影像感測模組具晶圓級構裝架構及晶粒三維堆疊特徵，可縮短電性連接距離，降低該模組整體組裝面積與高度。

一種測試系統，其中數位類比轉換器(DAC)耦接待測類比設計和處理器，用於將處理器的數位測試序列輸出轉換成類比測試序列饋入待測類比設計；類比數位轉換器(ADC)，耦合至待測類比設計和處理器，用於將待測類比設計的類比測試響應轉換為饋入處理器的數位測試響應；外部測試器，耦接於集成電路的處理器，用以依序輸出程式序列至處理器；其中，處理器在沒有不可預知的條件跳轉的情況下執行程式序列，得到測試系統的測試結果，然後將測試結果輸出給外部測試器。

一種調頻接收器，包含一中頻濾波器、一解調器以及一解碼器。該中頻濾波器因應一調頻訊號產生一接收訊號強度指標以及一調頻調變訊號。該解調器包含一脈波週期電壓調整器用以調整一多工訊號之一峰值。該脈波週期電壓調整器包含一電流源、一開關以及一分流器。該電流源產生一電流。該開關因應一脈波寬度調變訊號控制該電流之一流量。該分流器因應該接收訊號強度指標分流該流量為一次流量。該多工訊號之該峰值與該次流量成正比。該解碼器接收該多工訊號，並產生一聲音??號用以播放聲音。

一鎖相迴路頻率合成器包含一鎖相迴路、一頻率重新產生器與一調變處理器，抵抗頻率重新產生器引起的變形且符合傳輸規範。鎖相迴路包含：相位檢測器，迴路濾波器，電壓控制振盪器，以及除頻單元。頻率重新產生器，改變第一輸出調變訊號的頻率以產生頻率範圍不與電壓控制振盪器之輸出頻率範圍重疊之第二輸出調變訊號。調變處理器，處理輸入調變訊號以產生處理過的輸入調變訊號以調整該除頻單元之除頻因數，其中輸入調變訊號之處理包含補償因頻率重新產生器引起的變形。

本發明提供一種校正電路。該校正電路包含複數個第一阻抗元件、複數個第二阻抗元件，與第一回授系統。第一回授系統係用以選擇M1個第一阻抗元件和N1個第二阻抗元件，使該M1個第一阻抗元件與該N1個第二阻抗元件之第一組合匹配於第一電阻之實際阻抗。第一回授系統並選擇M2個第一阻抗元件和N2個第二阻抗元件，使該M2個第一阻抗元件與該N2個第二阻抗元件之第二組合大致匹配於該第一電阻之該實際阻抗。根據M1、N1、M2與N2的值和目標阻抗，該第一回授系統為複數個第三阻抗元件產生一組第一校正信號，並為複數個第四阻抗元件產生一組第二校正信號。

本發明係揭示一種用於決定輸出到比較器之輸入之電壓值之方法以及光驅動電路。藉由加大自動功率控制電路的至少一個測量墊片，可經由測試工具之複數個探針建立起數條接地路徑，如此在探針與墊片之間的接觸中，預期的阻抗效應可以大幅減少，進而準確地量測出墊片上的電壓值。是以，可以基於一特定情況下決定輸入至自動功率控制電路之比較器之第一輸入之參考電壓值。該特定情況為當輸入到自動功率控制電路之比較器之第二輸入的調校電壓值實質上是等同於預定參考電壓值與墊片電壓值之總和時。

一種靜電放電防護架構。一基板包括壓變材料，具有第一表面與大體上平行於第一表面之第二表面，以及連接第一表面以及第二表面之導通孔。一金屬層設置於基板，用以耦接至接地端。當靜電放電事件發生時，壓變材料為導電狀態，使得導通孔以及金屬層電性連接而形成一放電路徑，以及當靜電放電事件不發生時，壓變材料為不導電狀態，使得導通孔以及金屬層電性分離。

一種晶片封裝結構，其包括基板、晶片、導熱層、多個訊號接點以及封裝膠體。基板具有多個第一導熱孔道、連接線路以及與連接線路電性連接的多個訊號孔道，且基板具有晶片容置區。晶片配置於基板的晶片容置區上，並經由連接線路與訊號孔道電性連接。導熱層配置於基板上方並與第一導熱孔道連接，並且位於晶片容置區上方，且導熱層具有暴露出訊號孔道的第一開口。訊號接點分別配置於第一開口中並與訊號孔道連接。封裝膠體包覆晶片。

一種晶片佈局結構與方法。晶片佈局結構包括第1導電通孔、第2導電通孔、晶片，以及八個接點。第1導電通孔與第2導電通孔貫穿於晶片。第1導電通孔包括第1接點與第2接點，而第2導電通孔包括第3接點與第4接點。第5接點與第3接點導通。第6接點與第2接點導通。第7接點與第1接點導通。第8接點與第4接點導通。在晶片的垂直方向上，第1接點與第2接點部分或全部重疊，第3接點與第4接點部分或全部重疊，第6接點與第5接點部分或全部重疊，第8接點與第7接點部分或全部重疊。

本發明提供一種偵測數位元視訊介面離線模式之方法及相關數位元視訊介面接收器。該數位元視訊介面接收器包括複數個接收通道、時脈訊號接收通道及離線模式偵測器，其中該離線模式偵測器進一步包括模式偵測單元、時脈訊號偵測單元及斷電控制單元。該時脈訊號偵測單元用來偵測時脈訊號是否有效，從而決定是否需要在一第一預設時間區間內開啟至少一接收通道。該斷電控制單元控制該模式偵測單元以判斷視訊訊號之操作模式；若為非有效模式，該斷電控制單元在一第二預設時間區間內關閉所有解碼器及通道，且該第二預設時間區間比第一預設時間區間要長得多。

本發明提供一種觸控螢幕數位轉化系統，該系統包括一觸控螢幕單元以及一類比數位轉換器，觸控螢幕單元包括第一與第二電阻薄片，第一電阻薄片有相反的第一與第二端，第二電阻薄片有相反的第三與第四端，第一與第二電阻薄片透過第一、第二、第三與第四端輪流通電，類比數位轉換器有一輸入端、一第一參考端、一第二參考端與一輸出端，該輸入端在第一電阻薄片通電而第二電阻薄片未通電時耦接至該第三端，在第二電阻薄片通電而第一電阻薄片未通電時耦接至該第一端，該第一參考端動態地耦接至一第一參考電壓，該第二參考端動態地耦接至一第二參考電壓，該輸出端提供數位輸出資料。本發明可減少功耗，此外可抵抗液晶顯示器運作所產生的雜訊。

一種包括第一電極、第二電極、第三電極、第一介電層以及第二介電層的電容器元件。第一電極與電容器元件的第一電極接點電性耦合。第二電極位於第一電極的下方且與電容器元件的第二電極接點電性耦合。第二電極與第一電極電性絕緣。第三電極位於第一電容器以及第二電極的下方，第三電極與第二電極電性絕緣並與第一電極電性耦合。第一介電層位於第一電極與第二電極之間，而且第一介電層具有第一介電常數。第二介電層位於第二電極與第三電極之間，而且第二介電層具有第二介電常數。在一實施例中，第二介電常數比第一介電常數至少大五倍。

一種使用晶片堆疊結構的晶片的修補方法。首先，提供一第一晶片，包括一具有一第一功能的第一電路區塊、一具有一第二功能的第二電路區塊以及一電性連接至第一電路區塊與第二電路區塊的訊號路徑。提供一第二晶片，包括一具有第一功能的第三電路區塊。驗證第一與第二晶片的功能，以獲得一第一與一第二驗證結果。若第一驗證結果顯示第一晶片之第一電路區塊為不良，則使第一電路區塊失能。若第一驗證結果顯示第一晶片之第二電路區塊為良好，且第二驗證結果顯示第二晶片之第三電路區塊為良好，則使第三電路區塊電性連接至訊號路徑以替代第一電路區塊提供第一功能。

一種電阻切換式記憶體。此電阻切換式記憶體包括高度絕緣或電阻切換式材料，其覆蓋著圖案化之金屬線的側壁，且沿著介電層側壁的邊緣而延伸，以進一步接觸下電極上表面的一部分。下電極上表面的其他部分則被上電極與下電極之間的絕緣層所覆蓋。下電極中的一吸氧金屬層佔據了下電極上表面的實質中心部分，且被高度絕緣或電阻切換式材料局部覆蓋著。如此一來，一切換區就自然定義在在下電極的吸氧金屬層的實質中心部分。

一種晶片堆疊的硬線式切換器，包括八個轉接墊。第一轉接墊、第二轉接墊、第三轉接墊及第四轉接墊配置於晶片的第一表面。第二轉接墊及第四轉接墊分別電性連接至第一轉接墊及第三轉接墊。第五轉接墊、第六轉接墊、第七轉接墊及第八轉接墊配置於晶片的第二表面。第七轉接墊及第八轉接墊分別電性連接至第六轉接墊及第五轉接墊。第一轉接墊、第二轉接墊、第三轉接墊及第四轉接墊分別與第五轉接墊、第六轉接墊、第七轉接墊及第八轉接墊在晶片的垂直方向部分或全部重疊。此外，一種硬線式切換器的操作方法亦被提及。

一種線路結構及其製作方法，主要是藉由導線來串接多個接墊，以形成具有可拉伸性的線路。每一導線具有一第一端、一第二端以及位於該第一端與該第二端之間的一中間段，其中第一端與第二端分別連接不同的接墊，且中間段的位置相對高於第一端與第二端的位置。由於此導線與接墊的連接方式具有三度空間的自由度，因此線路結構可同時承受水平與垂直方向的變形，具有優異的可靠度。

一種調頻接收器，包含一中頻濾波器、一解調器以及一解碼器。該中頻濾波器因應一調頻訊號產生一接收訊號強度指標以及一調頻調變訊號。該解調器包含一脈波週期電壓調整器用以調整一多工訊號之一峰值。該脈波週期電壓調整器包含一電流源、一開關以及一分流器。該電流源產生一電流。該開關因應一脈波寬度調變訊號控制該電流之一流量。該分流器因應該接收訊號強度指標分流該流量為一次流量。該多工訊號之該峰值與該次流量成正比。該解碼器接收該多工訊號，並產生一聲音訊號用以播放聲音。

一種使用晶片堆疊結構的晶片的修補方法。首先，提供一第一晶片，包括一具有一第一功能的第一電路區塊、一具有一第二功能的第二電路區塊以及一電性連接至第一電路區塊與第二電路區塊的訊號路徑。提供一第二晶片，包括一具有第一功能的第三電路區塊。驗證第一與第二晶片的功能，以獲得一第一與一第二驗證結果。若第一驗證結果顯示第一晶片之第一電路區塊為不良，則使第一電路區塊失能。若第一驗證結果顯示第一晶片之第二電路區塊為良好，且第二驗證結果顯示第二晶片之第三電路區塊為良好，則使第三電路區塊電性連接至訊號路徑以替代第一電路區塊提供第一功能。

本揭露之微型氣體感測器可以利用一次蝕刻製程，同時將凹槽隔離結構與微型氣體感測器的各種電路製作出來。凹槽隔離結構除了作為電路之間的電氣絕緣功能之外，亦可以降低氣體感測器在高溫操作時，熱從積體電路區傳導到元件層其他部位的效果，因此可以節省氣體感測器在操作時所需要消耗的功率。氣體感測電路是由感測材料包覆單晶矽電路骨架所形成，並懸吊在一個腔體中，除了可以改進傳統微型氣體感測器的感測薄膜易於破裂的問題之外，亦有良好的絕熱效果，可降低氣體感測元件操作時所需的功耗。

一種晶片以及提升晶片良率的方法。本發明所提供之晶片包括第一與第二電路單元、第一與第二穿矽孔，以及第一備用穿矽孔。第一與第二電路單元皆位於晶片內部。第一穿矽孔垂直貫穿晶片，並透過晶片之正面上的金屬以與第一電路單元耦接。第二穿矽孔垂直貫穿晶片，並透過晶片之正面上的金屬以與第二電路單元耦接。第一備用穿矽孔垂直貫穿晶片，用以當第一或第二穿矽孔失效時，取代已失效的穿矽孔。

本發明之疊對圖樣的設計方法之ㄧ實施範例首先選取複數個疊對圖樣組，並計算各疊對圖樣組之模擬繞射光譜的離散值，其中該複數個疊對圖樣組具有不同之疊對誤差或偏移量。之後，根據該模擬繞射光譜的離散值選出複數個靈敏疊對圖樣組，再考量該複數個靈敏疊對圖樣組之結構參數變異對模擬繞射光譜之影響，俾便選出一目標疊對圖樣組。最後，參考該目標疊對圖樣組之結構參數，設計該疊對圖樣組。

本發明之目的在提出一種液晶驅動裝置，其可隨所使用的面板自行調整其驅動力。本發明之可自我調整驅動力之液晶驅動裝置，包括：一可調電阻，耦接至一液晶顯示面板之資料線，其接收一輸入電壓後，輸出一輸出電流至該液晶顯示面板之資料線；一比較單元，耦接至該液晶顯示面板之一資料線，接收該資料線上之一顯示單元之電壓，並與一預定電壓進行比較，以產生一比較結果；以及一調整單元，依據該比較結果調整該可調電阻，以改變該輸出電流之大小。

本發明涉及直流電源轉換電路及方法。所述直流電源轉換電路包括：直流輸入端，用於接收直流電輸入；直流輸出端，用於提供一預定直流電輸出；開關單元，其連接在直流輸入端和直流輸出端之間，用於提供一直通供電通路；直流-直流降壓轉換單元，其連接在直流輸入端和直流輸出端之間，用於提供一降壓供電通路；及控制單元，其與開關單元和直流-直流降壓轉換單元相連，用於對直流電輸入電壓進行檢測，並根據檢測結果選擇直通供電通路和降壓供電通路中的一個以提供該預定直流電輸出於該直流輸出端。把直流電源轉換電路用在多媒體播放機或者電視盒等電子設備的電源電路中，可使設備的輸入電源相容5V、9V和12V等電源適配器。

一種非揮發性靜態隨機存取式記憶胞包括一靜態隨機存取電路、一第一儲存元件、一第二儲存元件及一開關單元。靜態隨機存取電路具有一第一端點與一第二端點，分別具有一第一電壓與一第二電壓，依照該第一電壓與該第二電壓分別決定第一儲存元件與第二儲存元件的儲存資料。第一儲存元件具有一第一連接端與一第二連接端，該第一連接端耦接於該第一端點。第二儲存元件具有一第一連接端與一第二連接端，該第一連接端耦接於該第二端點。開關單元分別耦接於該第一儲存元件的第二連接端與該第二儲存元件的第二連接端，以接受一開關切換線之切換訊號所控制以將該第一儲存元件與該該第二儲存元件導通到相同的位元線或是互補位元線。

液晶顯示面板上的驅動器以及相關控制方法。液晶顯示面板經由軟板連接至顯示控制電路，包括：主源驅動器，經由軟板接收顯示控制電路輸出第一電性規格的數位元影像信號，並將數位元影像信號轉換成為第二電性規格的閘驅動信號與僕源驅動信號；閘驅動器，可接收該第二電性規格的閘驅動信號；以及，僕源驅動器，可接收該第二電性規格的僕源驅動信號；其中，主源驅動器、僕源驅動器與閘驅動器驅動液晶顯示面板的薄膜電晶體陣列。

本發明提供一種三維堆疊晶粒封裝結構及其製造方法，係利用矽片貫通孔(TSVs)技術在該三維堆疊晶粒封裝結構中形成至少一垂直貫穿孔，以建立該三維堆疊晶粒封裝結構垂直方向的電性連接，並且利用墊片上盲孔及該等貫穿孔之間重佈線(RDL)的設計，將該三維堆疊晶粒封裝結構的電性從一第一表面導引至相對的一第二表面。此外，本發明利用導電凸塊包覆該等晶粒之間彼此接合的墊片，防此該等墊片斷裂，進而提高該三維堆疊晶粒封裝結構的可靠度。

一種時脈產生裝置,包含有:一時間至數位値轉換器,用來將一參考時脈以及一可變時脈之間的一時間差轉換為一數位値;一校正元件,用來依據該數位値以及該參考時脈來產生一控制訊號;一可控制振盪器,用來依據該控制訊號來產生一振盪訊號;以及一回授元件,用來依據該振盪訊號產生該可變時脈至該時間至數位値轉換器;其中該校正元件係用來校正該可控制振盪器以使得該振盪訊號具有一目標振盪頻率。

一種訊號處理裝置，用以判斷一接收訊號是否為一目標訊號，包括：一取樣裝置，用以取樣該接收訊號以產生複數個取樣值；一第一計算裝置，耦接於該取樣裝置，用以根據該些取樣值及複數個參考值來產生複數個第一數值；一第二計算裝置，耦接於該第一計算裝置，用以根據該些第一數值以得到複數個數值群組，並個別計算該些數值群組以產生複數個第二數值，並計算該些第二數值以得到一判斷值；以及一判斷裝置，耦接於該第二計算裝置，用以將該判斷值與一臨界值比較，以判斷該接收訊號是否為該目標訊號。

本發明提供一種非揮發性記憶體結構及其製造方法。上述非揮發性記憶體結構包括一第一接觸，連接至一第一電晶體；一第二接觸，連接至一第二電晶體；一可變電阻記憶體材料，覆蓋且接觸上述第二接觸而非上述第一接觸；一頂電極，接觸上述可變電阻記憶體材料和上述第一接觸兩者，其中上述可變電阻記憶體材料的面積大體上大於其與上述第二接觸的一界面的面積。

一種非揮發性記憶體的寫入時序控制電路和控制方法，上述控制方法包括下列步驟：首先，監測非揮發性記憶體的至少一記憶單元在執行寫入操作時的阻態轉變，以輸出至少一控制訊號，上述記憶單元使用不同阻態儲存數值，並藉由一時序控制線控制輸入一寫入時序，然後根據一時脈訊號以及上述控制訊號產生上述寫入時序，而上述寫入時序是在時脈訊號的一週期開始時致能，在記憶單元完成阻態轉變時禁能，以縮短該記憶單元的寫入時間，進而達到省電的目的。

一種電感結構，包括多個螺線管以及至少一連接線。所述多個螺線管係以一螺線管為核心，而其餘螺線管依序旋繞於前一螺線管之外，且所述多個螺線管的軸心大致同向。各連接線連接相鄰兩螺線管的一端，以串聯所述多個螺線管。

一種雙相介金屬接點結構及其製作方法。所述雙相介金屬接點結構介於晶片與載板之間，包括第一介金屬相、第二介金屬相、第一焊接金屬層以及第二焊接金屬層。第二介金屬相包覆第一介金屬相，且第一介金屬相與第二介金屬相含有不同的高熔點金屬。第一焊接金屬層與第二焊接金屬層分別配置於第二介金屬相的相對兩側，其中第一介金屬相是用以填補第二介金屬相形成時產生的微孔洞缺陷。

一種電阻式記憶體，包括一電晶體以及一可變電阻。電晶體具有一閘極、一源極以及一汲極。可變電阻耦接於汲極與一節點之間。在一設定期間，閘極接收一第一閘電壓，源極接收一第一源電壓，節點接收一第一汲電壓。第一源電壓等於一接地電壓。在設定期間後，若可變電阻的阻抗未小於一第一預設值時，則進入一第一驗證期間。在第一驗證期間中，閘極接收一第二閘電壓，節點接收一第二汲電壓，源極接收一第二源電壓。第二汲電壓小於第一汲電壓，第二源電壓等於接地電壓。

揭露一種用於容器的射頻識別密封裝置，其提供生產摘要、庫存管控、銷售管控等之資訊，而該資訊可應用於上游製造廠商和下游銷售商的電腦化食品管理系統。由於金屬蓋扮演著射頻識別密封裝置中的一部分，一旦瓶蓋在出售前已經轉動或打開則射頻識別應故障，使得目前射頻識別密封裝置對瓶裝液體或食品發揮安全識別的功能。

一種微機電元件與電路晶片之整合裝置包含一電路晶片、一微機電感測元件、一密封環及一蓋體。該電路晶片包含一基材及複數個金屬接合區，該基材具有一設有電路區域之主動面，又該複數個金屬接合區係設於該主動面上並電性連接至該電路區域。該微機電感測元件包含複數個底座及至少一感測單元，該複數個底座與至少一該金屬接合區相連接，該至少一感測單元與該複數個底座彈性相連。該密封環圍繞於該複數個底座之外圍，並與至少一該金屬接合區相連接。該蓋體和該電路晶片之主動面相對，並與該密封環相連接而形成一氣密空間，以密閉該感測單元及該電路區域。

一種三維晶片，堆疊一顆含有控制器之晶片與至少一顆含有記憶體之晶片，其中記憶體晶片除了原有的儲存容量之外，還包括：多個備份記憶胞與一具有外部啟動功能的可轉址電路。在記憶體晶片與控制器晶片完成堆疊之後，控制器晶片仍可透過至少一個穿矽孔以啟動記憶體晶片中的備份記憶胞來修補記憶體晶片上損壞或不良的記憶胞，不論其於堆疊前已修補與否。

本揭露之微型氣體感測器可以利用一次蝕刻製程，同時將凹槽隔離結構與微型氣體感測器的各種電路製作出來。凹槽隔離結構除了作為電路之間的電氣絕緣功能之外，亦可以降低氣體感測器在高溫操作時，熱從積體電路區傳導到元件層其他部位的效果，因此可以節省氣體感測器在操作時所需要消耗的功率。氣體感測電路是由感測材料包覆單晶矽電路骨架所形成，並懸吊在一個腔體中，除了可以改進傳統微型氣體感測器的感測薄膜易於破裂的問題之外，亦有良好的絕熱效果，可降低氣體感測元件操作時所需的功耗。

一種晶片堆疊的硬線式切換器，包括八個轉接墊。第一轉接墊、第二轉接墊、第三轉接墊及第四轉接墊配置於晶片的第一表面。第二轉接墊及第四轉接墊分別電性連接至第一轉接墊及第三轉接墊。第五轉接墊、第六轉接墊、第七轉接墊及第八轉接墊配置於晶片的第二表面。第七轉接墊及第八轉接墊分別電性連接至第六轉接墊及第五轉接墊。第一轉接墊、第二轉接墊、第三轉接墊及第四轉接墊分別與第五轉接墊、第六轉接墊、第七轉接墊及第八轉接墊在晶片的垂直方向部分或全部重疊。此外，一種硬線式切換器的操作方法亦被提及。

一種記憶體儲存電路，係包括揮發性記憶體單元、控制單元以及非揮發性記憶體單元。該揮發性記憶體單元係包括第一節點與第二節點以儲存一對互補性邏輯資料。該控制單元係包括第一電晶體與第二電晶體，該第一與第二電晶體之柵極電極係耦接以接收儲存信號，且該第一與第二電晶體之第一電極係耦接以接收控制信號。該非揮發性記憶體單元係包括第一電阻式記憶體元件與第二電阻式記憶體元件以儲存該對互補性邏輯資料，該第一電阻式記憶體元件係耦接於該第一電晶體之第二電極與該第一節點之間，且該第二電阻式記憶體元件係耦接於該第二電晶體之第二電極與該第二節點之間。

一種具有自我測試的像素陣列模組，包括一測試電路單元、多條測試訊號線以及一像素陣列。測試電路單元提供一測試功能。測試訊號線耦接在測試電路單元與像素陣列之間。像素陣列經由測試訊號線耦接至測試電路單元，並包括多個像素。各像素包括一電晶體。各電晶體具有一第一端及一第二端。對各像素而言，在一正常模式下，電晶體的一驅動訊號由其自身的第一端傳遞至第二端，以及在一測試模式下，電晶體的一測試訊號由其自身的第二端傳遞至第一端。另外，一種上述像素陣列模組的自我測試方法亦被提出。

一種具有元件充電模式靜電放電防護之積體電路，包含一輸入/輸出電路、至少一元件充電模式靜電放電防護裝置以及一相對應於該元件充電模式靜電放電防護裝置之內部電路。其中更包含一穿矽孔經配置以耦接於該輸入/輸出電路及該元件充電模式靜電放電防護裝置之間，該相對應於該元件充電模式靜電放電防護裝置之內部電路耦接於該元件充電模式靜電放電防護裝置。

一種凸塊結構及其製造方法以及電子封裝接點結構及其製造方法。其中，凸塊結構包括基板、電極及凸出電極。電極設置於基板上。凸出電極設置於電極上。

本發明揭露一種半導體基板，包括有具有相對之一第一表面與一第二表面之一基板、形成於該基板之一第一表面之一預定位置之一第一導電接墊、以及對應第一導電接墊之位置而形成於該基板之一第二表面之一預定位置之一第二導電接墊以及形成於基板中而與第一導電接墊以及第二導電接墊其中之一接觸之一導電柱。

一種半導體結構及其製作方法，其中半導體結構包括一基材、一元件層以及至少一導電柱。基材具有一第一表面、一相對於第一表面的第二表面以及至少一貫穿基材的貫孔。基材在貫孔處包含一第一側壁部份以及一第二側壁部份。第一側壁部份連接至基材的第一表面，並具有多個第一凸起。第二側壁部份連接至基材的第二表面，並具有一平面。元件層位於第二表面上，且基材的第二側壁部份沿平面進一步延伸至元件層內。導電柱位於貫孔中，其中導電柱與元件層電性連接。

一種半導體元件堆疊結構，包括多個半導體元件及至少一加固結構。半導體元件相互堆疊，其中至少一半導體元件具有至少一穿矽孔。各至少一加固結構圍繞相應的至少一穿矽孔，並且電性隔絕於半導體元件。至少一加固結構包括多個加固件及至少一連結件。加固件位於半導體元件之間，其中加固件在一平面上的垂直投影圍出一封閉區域，且至少一穿矽孔在平面上的投影位於封閉區域內。連結件位於加固件在平面上的垂直投影的重疊區域內，用以連接加固件，而構成至少一加固結構。

一種半導體裝置的矽穿孔雙向修補電路。矽穿孔雙向修補電路包括：第一及第二雙向開關以及至少兩個傳輸路徑模組。第一及第二雙向開關依據切換信號或反相切換信號以決定導引第一晶片或第二晶片的輸入信號到各個傳輸路徑模組的兩端之其一。每個傳輸路徑模組包括至少兩個資料路徑電路及對應的矽穿孔。各個資料路徑電路包括：輸入驅動電路、短路偵測電路以及漏電流消除電路。短路偵測電路偵測直通矽晶穿孔是否與矽基板發生短路，並產生短路偵測輸出信號。漏電流消除電路依據短路偵測輸出信號以避免由第一準位電壓所產生的漏電流流入矽基板。

本發明提供一種可變增益低雜訊放大器，於其輸入埠接收一單端輸入信號，並於其輸出埠提供一差動輸出信號。該可變增益低雜訊放大器包含共同耦接至該輸入埠的複數個放大級，其中有多個減數放大級共同耦接至該輸出埠之負端、多個被減數放大級共同耦接至該輸出埠之正端。一控制電路負責啟動至多一個減數放大級並啟動一個被減數放大級，以組態出產生該射頻差動輸出信號之一差動放大器組合。

一種具傳輸孔之電路板及其製造方法。具傳輸孔之電路板包括一基板、一接地導體、一浮動導體及一訊號導體。基板包括依序疊置之一第二板層、一第二接地層、一芯層、一第一接地層、及一第一板層。接地導體貫穿芯層且與第一接地層及第二接地層電性連接。浮動導體貫穿芯層且與第一接地層、第二接地層及接地導體電性絕緣。訊號導體貫穿基板，並位於接地導體及浮動導體之間，且與第一接地層、第二接地層、接地導體及浮動導體電性絕緣。

一種半導體裝置之直通矽晶穿孔修復電路，包括第一晶片以及一第二晶片、至少二個直通矽晶穿孔、至少二個資料路徑電路以及輸出邏輯電路。每個資料路徑電路包括輸入驅動電路、直通矽晶穿孔偵測電路、記憶裝置、保護電路以及電源控制電路。直通矽晶穿孔偵測電路偵測直通矽晶穿孔狀態，記憶裝置保存該直通矽晶穿孔狀態，保護電路根據該直通矽晶穿孔狀態決定是否將直通矽晶穿孔的第一端拉至該接地電壓，電源控制電路根據該直通矽晶穿孔狀態避免該電源電壓的漏電流流經基板。

本發明係關於一種堆疊式功率元件模組，利用垂直導通層完成元件之間的連結，大幅縮短電流傳輸路徑，可避免因利用導通孔或打線方式連結而造成之電流集中或接點被破壞。

本發明提供一種多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體。上述多位元儲存之非揮發性記憶體晶胞包括一底電極。一可變電阻記憶體材料，覆蓋上述底電極，其中於一剖面圖中，上述底電極為一倒U型。一頂電極，位於上述可變電阻記憶體材料上，其中沿不同方向對上述非揮發性記憶體晶胞施加一外加磁場時，會有至少兩個位元儲存於上述可變電阻記憶體材料之連接上述頂電極的不同部分上。

靜電放電(Electrostatic Discharge，ESD)保護裝置，耦接於第一及第二軌線之間，其包括箝制電路及偵測電路。偵測電路包括具有等效電容值之電路元件及電晶體。電晶體之閘極端、第一及第二輸入端分別耦接至第一節點、第一軌線及箝制電路之驅動端。回應於ESD事件，漏電流對應地流經第一輸入端與閘極端及第二輸入端與閘極端之間，並分別等效地於其間形成寄生電阻。此寄生電阻與電路元件形成延遲電路，於閘極端及第一輸入端之間提供驅動電壓，並提供觸發電流導通箝制電路，使得第一及第二軌線透過箝制電路進行ESD放電。

一種電容傳感器、其製造方法以及具此種電容傳感器的多功能元件。其中的電容傳感器包括一基材、第一電極與第二電極與至少一支撐樑結構。上述基材具有一開口，而第二電極是相對基材配置，其中第二電極具有相對上述開口的一中央部位及其周圍的一周邊部位，且中央部位與周邊部位是不連續結構。至於第一電極是懸置於基材的開口與第二電極之間，且第一電極與上述第二電極之間具有一間隙。支撐樑結構則連結基材並支撐第二電極的中央部位及第一電極。

一種晶片堆疊結構，係以晶圓作為堆疊基底，並在晶圓上進行晶片堆疊。透過此接合架構可達成高密度的電極接合，還可解決目前三維晶片構裝需要中介基板作為轉接界面的技術瓶頸。由於此晶片堆疊結構的製程簡單，且相容於晶圓級製程，因此可以縮短製程時間，降低製程成本。所述晶片堆疊結構的製作方法亦被提出。

一種半導體裝置之矽穿孔修補電路。矽穿孔修補電路包括第一晶片以及至少一第二晶片、至少兩個直通矽晶穿孔、至少兩個資料路徑電路以及輸出邏輯電路。每個資料路徑電路包括輸入驅動電路、短路偵測電路、偏壓電路以及漏電流消除電路。輸入驅動電路接收輸入信號，轉換該輸入信號為待傳信號，並將其傳送至對應之直通矽晶穿孔的第一端。短路偵測電路依據輸入信號與對應之直通矽晶穿孔的第一端以偵測對應之直通矽晶穿孔是否與矽基板發生短路，並產生短路偵測輸出信號。漏電流消除電路依據短路偵測輸出信號以避免由第一準位電壓所產生的漏電流流入矽基板。

一種微機電元件與電路晶片之整合裝置包含一電路晶片、一微機電感測元件、一密封環及一蓋體。該電路晶片包含一基材及複數個金屬接合區，該基材具有一設有電路區域之主動面，又該複數個金屬接合區係設於該主動面上並電性連接至該電路區域。該微機電感測元件包含複數個底座及至少一感測單元，該複數個底座與至少一該金屬接合區相連接，該至少一感測單元與該複數個底座彈性相連。該密封環圍繞於該複數個底座之外圍，並與至少一該金屬接合區相連接。該蓋體和該電路晶片之主動面相對，並與該密封環相連接而形成一氣密空間，以密閉該感測單元及該電路區域。

本揭露提出一種薄化積體電路裝置及其製作流程。依據所揭露的製作流程，於基板形成矽穿孔，矽穿孔的第一端曝露於基板的第一表面。並於基板的第一表面配置凸塊，使凸塊與矽穿孔電性連接。並於凸塊上配置積體電路晶片，積體電路晶片具有第一側與第二側，積體電路晶片的第一側連接於凸塊。並將熱介質層配置於積體電路晶片的第二側。藉由熱介質層將導熱蓋的下表面附著於積體電路晶片。並且，以導熱蓋作為載體，藉由固定導熱蓋來固定積體電路晶片與基板，以研磨基板相對於第一表面的第二表面，使矽穿孔的第二端暴露於第二表面。

一種半導體結構及其製作方法，其中半導體結構包括一基材、一元件層以及至少一導電柱。基材具有一第一表面、一相對於第一表面的第二表面以及至少一貫穿基材的貫孔。基材在貫孔處包含一第一側壁部份以及一第二側壁部份。第一側壁部份連接至基材的第一表面，並具有多個第一凸起。第二側壁部份連接至基材的第二表面，並具有一平面。元件層位於第二表面上，且基材的第二側壁部份沿平面進一步延伸至元件層內。導電柱位於貫孔中，其中導電柱與元件層電性連接。

一種具傳輸孔之電路板及其製造方法。具傳輸孔之電路板包括一基板、一接地導體、一浮動導體及一訊號導體。基板包括依序疊置之一第二板層、一第二接地層、一芯層、一第一接地層、及一第一板層。接地導體貫穿芯層且與第一接地層及第二接地層電性連接。浮動導體貫穿芯層且與第一接地層、第二接地層及接地導體電性絕緣。訊號導體貫穿基板，並位於接地導體及浮動導體之間，且與第一接地層、第二接地層、接地導體及浮動導體電性絕緣。

一種焊料及由此焊料形成的接點結構。焊料包括鋅基金屬層、銅金屬膜與貴金屬膜。銅金屬膜完全覆蓋鋅基金屬層的表面，而貴金屬膜完全包覆銅金屬膜。接點結構包括鋅基金屬層以及介金屬層。介金屬層由鋅與貴金屬所組成，且介金屬層完全覆蓋鋅基金屬層的表面。

一種檢測晶片，其包括基板、活性試劑、親水性液滴及親油性物質。基板包括設置有第一容置槽，其中第一容置槽包括彼此相鄰的第一空間及第二空間。活性試劑配置於第一容置槽的第一空間中。親水性液滴配置於第一容置槽的第二空間中。親油性物質配置於第一容置槽中，其中親油性物質與活性試劑及親水性液滴不互溶，且將活性試劑與親水性液滴隔開。

三維記憶體包括：複數記憶體晶粒層，各記憶體晶粒層包括至少一記憶體區塊與一內建自我測試電路；以及複數通道，用以電性連接該些記憶體晶粒層。於同步測試時，選擇該些記憶體晶粒層之一為一主要層，由該主要層之該內建自我測試電路透過該些通道而送出一致能信號給受測的該些記憶體晶粒層，該些記憶體晶粒層之各該內建自我測試電路用以測試同一記憶體晶粒層或不同記憶體晶粒層之該些記憶體區塊。

本發明提供了一種相移控制方法，包括：獲得第一組時鐘信號；其中，所述第一組時鐘信號與第一組相位相對應，所述第一組相位中的任意兩個相位彼此不相同；根據第一組數位控制信號，將所述第一組時鐘信號選擇性地混入振盪器中，以控制所述振盪器的輸出信號的相位偏移；其中，所述相位偏移與所述第一組數位控制信號相對應；所述第一組數位控制信號攜帶第一組數位權重，以用於選擇性地混合所述第一組時鐘信號。相應地，本發明還提供了一種相移控制裝置。採用本發明，可以實現對振盪器的輸出信號進行相位偏移的控制。

一種晶片結構，包括一晶片、一第一金屬層、一第二金屬層及一焊線。第一金屬層配置於晶片上，第一金屬層的材料包括鎳或鎳合金。第二金屬層配置於第一金屬層上，第二金屬層的材料包括銅、銅合金、鋁、鋁合金、鈀或鈀合金。焊線連接於第二金屬層，焊線的材料包括銅或銅合金。

提供一種差分放大器，包括：第一放大器級，用於產生第一級差分輸出信號；偏置電路，耦接於所述第一放大器級，包括一偏置電流源和第一、第二控制電晶體，所述第一、第二控制電晶體通過所述偏置電流源耦接於接地端，所述偏置電路用於由所述偏置電流源提供具有所需的靜態電流電平的偏置電流，以及通過所述偏置電流偏置第一和第二控制電晶體以分別產生第一和第二電流；以及第二放大器級，耦接於偏置電路，包括用於輸出第二級差分輸出信號的第一和第二輸出放大器級，所述第一和第二輸出放大器級的每一個包括相互串聯的互補型推挽式電晶體，以及一耦接於所述推電晶體的鏡像電晶體。

本發明提供一種積體電路掃描單元的替換方法、可偏移掃描單元及積體電路。其中，該積體電路掃描單元的替換方法包括：獲取該積體電路的門級網路清單；在該門級網路清單上執行位置‑路線過程以獲取第一網路清單；在該第一網路清單上執行時鐘樹合成過程以獲取第二網路清單；執行靜態時序分析以分析在普通模式和掃描模式中該第二網路清單的第一掃描單元，其中，在該第一掃描單元中對稱地調整該普通模式的第一偏移和該掃描模式的第二偏移，在該第二掃描單元中不對稱地調整該普通模式的第一偏移和該掃描模式的第二偏移。本發明提供的積體電路掃描單元的替換方法可有效減少用於IC晶片的測試時間和成本。

本申請提供一種訊號處理電路，包括放大模組和類比數位轉換模組。放大模組包括：第一輸入埠，用於接收輸入訊號；第二輸入埠，用於接收參考訊號；輸出埠，耦接至類比數位轉換模組。放大模組分別對輸入訊號和參考訊號進行放大並通過輸出埠輸出一放大訊號至類比數位轉換模組，以及類比數位轉換模組對放大訊號進行類比數位轉換。放大模組對輸入訊號進行放大的第一放大係數與放大模組對參考訊號進行放大的第二放大係數的符號相反，以及，放大訊號的電壓範圍與類比數位轉換模組的量程大致相同。本發明可以提高類比數位轉換精度，降低成本。

提供了一種用於提供集成電路的宏佈局的方法。獲得集成電路的初始佈局，其中初始佈局包括多個第一宏塊。第一宏塊根據集成電路的層次分為多個組。根據第一巨集塊的巨集區域為每個組獲取佈局區域的值。根據組對應的放置區域的值，為每個組獲取多個候選放置，其中候選放置包括與該組對應的第一宏塊。根據從每個組的候選放置中選擇的特定放置來獲得第一宏放置。

提供一種電源電路，用於具有複數個功率放大組件的無線行動裝置。電源電路包括第一DC-DC轉換器、第二DC-DC轉換器和至少一個線性放大器。第一DC-DC轉換器被配置為提供至少一個APT輸出電壓和/或至少一個DC中間電壓。第二DC-DC轉換器被配置為提供至少一個ET輸出電壓的DC分量。當至少一個線性放大器接收到來自第一DC-DC轉換器的至少一個DC中間電壓時，至少一個線性放大器提供至少一個ET輸出電壓的AC分量。至少一個ET輸出電壓的DC分量和AC分量被組合為至少一個ET輸出電壓，且被分別提供給功率放大組件。本發明具有更低的成本和更大的靈活性。

本發明公開了一種減少積體電路的版圖中的擁擠區的方法。該方法包括：得到積體電路(IC)的佈局，該佈局包括：第一信號路徑，位於第一和第二巨集模組之間；得到該佈局的繞線區域中的擁擠區以及該繞線區域中鄰接該擁擠區的稀疏區，其中該第一信號路徑包括：至少一個位於該擁擠區中的單元；得到位於該稀疏區中的多個候選位置，其中每個候選位置為能夠放置該單元的未被佔用的區域；通過將該單元由擁擠區移至候選位置來得到每個候選位置的評估成本；以及根據第一和第二巨集模組之間的第二信號路徑，同時更新佈局和繞線路徑，其中，第二信號路徑包括：移動至具有評估成本中的最小評估成本的候選位置的單元。

一種整合式毫米波晶片封裝結構，可包括中介層結構、毫米波晶片與基板。該中介層結構包括一天線圖案與至少一電鍍通孔結構貫穿該中介層結構且連接至該天線圖案。該毫米波晶片透過電鍍通孔結構而電性連接之其上方或下方的該天線圖案。

本發明實施例公開了在積體電路的佈局區域重新分配單元密度的方法及電腦。其中一種方法包括：獲取所述積體電路的初始的佈局中的初始的單元密度分佈和佈線密度分佈；將所述初始的單元密度分佈平坦，並獲取平坦後的單元密度分佈；根據所述獲取的佈線密度分佈識別所述積體電路的至少一個第一區域，並增加所述第一區域的單元密度，以獲取改善後的單元密度分佈，所述第一區域在所述獲取的佈線密度大於預先設定的密度閾值；平滑所述改善後的單元密度分佈來獲取校準後的單元密度分佈；從所述校準後的單元密度分佈中移除所述空白來獲取最終的佈局；以及，根據所述最終的佈局實施所述積體電路。通過實施本發明實施例可減少整個積體電路的佈局區域的尺寸。